TR201609051A2 - Düşük sizinti akimli anlik teti̇k gi̇ri̇şli̇ yapilandirilabi̇li̇r mandal devresi̇ - Google Patents

Abstract

Bu buluş, bir güç kaynağı ile yük arasına bağlanan, anahtarların yapılandırılmasına göre gücün ilk kez verilmesinde mandallanacak / mandallanmayacak şekilde ayarlanabilen, mandallandıktan sonra belirli bir süre içerisinde geri kapanabilen ve en temel halinde; üç adet MOSFET, dört adet anahtar, dört adet kapasitör, bir güç girişi, bir güç çıkışı, bir tetik girişi ve bir durdurma girişi içeren bir mandal devresi (1) ile ilgilidir.

Description

TARIFNAME DÜSÜK SIZINTI AKIMLI ANLIK TETIK GIRISLI YAPILANDIRILABILIR MANDAL DEVRESI Teknik Alan Bu bulus özellikle pil ile çalisan ürünler için tasarlanmis, farkli çalisma biçimlerinde ayarlanabilen, düsük sizinti akimli, anlik tetik girisli ve ayrik elemanlarla olusturulmus bir mandal devresi tasarimidir. Devre, güç kaynagi ile yük arasina pozitif hatta seri baglanan bir açma/kapama anahtari gibi düsünülebilir. Tetik girisinden kisa bir darbe verildiginde devre kendini mandallamakta tetik darbesi kesilse bile yüke güç aktarmaya devam etmektedir.

Bir süre senra tekrar açik devre konuma geçmektedir. istenirse, bir kontrol sinyali ile sürekli kapali devre konumda kalmasi saglanabilir. Devre, seçilen ayara bagli olarak güç kaynagindan ilk defa güç uygulandiginda, tetik sinyali gelmis gibi tek seferligine kendini mandallayabilir. Bu seçime göre devrenin açik devre konumuna geçtigi zaman güç kaynaginda çekecegi akim (sizinti akimi) degistirilip, uA veya nA seviyesinde tutulabilir. Tasarlanan yapi, uzun süre tetik bekleyecek ve düsük bekleme akimi gerektiren sistemler için uygundur. Önceki Teknik Mandal devreleri (latehing Circuits), bir giris sinyali dogrultusunda devrenin açik veya kapali devre olarak kalmasini saglamakta ve giris sinyali kesilse dahi devre bu son durumunu sürdürmeye devam ettirmektedir.

Teknigin bilinen durumunda yer alan USS790961 sayili patent dokümaninda bir mikrokontrolcü içeren ve mekanik olarak kendini mandallayan bir anahtara ihtiyaç duyan bir devre anlatilmaktadir. U56255875 Bl sayili Birlesik Devletler patent dokümaninda, dört adet anahtar ve dört adet PET transistör içeren bir mandal devresinden bahsedilmektedir.

Teknigin bilinen durumunda yer alan bazi uygulamalarda ayni tetik girisi kullanilarak sirayla açma/kapama islemleri yapilir. Basvurusu yapilan devre ise tetik girisinden açilmakta ve istenirse belirli bir süre sonra geri kapanmakta veya disaridan sürülen bir kontrol sinyali ile hep açik tutulabilmektedir.

Bulus ile Çözülen Sorunlar Bu bulus özellikle pil ile çalisan sistemlerin bekleme durumlarinda güç tüketimlerinin düsürülmesini saglayan bir mandal devresi gerçeklestirmektir. Bu amaçla, seçilen yapilandirmaya göre gücün ilk kez verilmesinde mandallanacak/mandallanmayacak sekilde ayarlanabilen ve mandallandiktan sonra belirli bir süre içerisinde istenirse geri kapanabilen, ayrik elemanlarla tasarlanmis anlik tetik girisli bir manda] anahtar devresi olusturulmustur.

Bulusun Ayrintili Açiklamasi Bu bulusun amacina ulasmak için gerçeklestirilen bir mandal devresi, ekli sekillerde gösterilmis olup, bu sekiller; Sekil 1. Mandal devresinin devre semasinin görünüsüdür.

Sekil 2. Mandal devresinin çalisma prensibini gösteren akis diyagramidir.

Sekillerdeki parçalar tek tek numaralandirilmis olup, bu numaralarin karsiligi asagida verilmistir. 1. Mandal devresi R1. Birinci direnç 2. Giris portu R2. Ikinci direnç. 3. Çikis portu R3. Üçüncü direnç 4. Tetik portu R4. Dördüncü direnç . Durdurma portu R5. Besinci direnç Ql. Birinci MOSFET R6. Altinci direnç Qz. Ikinci MOSFET R7. Yedinci direnç Q3. Üçüncü MOSFET R8. Sekizinci direnç SWl. Birinci anahtar R9. Dokuzuncu direnç SWZ. Ikinci anahtar R1“. Onuncu direnç SW3. Üçüncü anahtar C1. Birinci kapasitör SW4. Dördüncü anahtar C2. Ikinci kapasitör Vin. Giris voltaji C3. Üçüncü kapasitör Vout. Çikis voltaji C4. Dördüncü kapasitör D. Kanal terminali S. Kaynak terminali G. Kapi terminali Bir güç kaynagi ile yük arasina baglanan bulus konusu mandal devresi (l), en temel halinde; anahtarlanacak güç kaynaginin baglandigi en az bir giris portu (2)& anahtarlanarak kapatilip açilacak yüklerin baglandigi en az bir çikis portu (3), kaynak terminaline (S) bagli giris portu (2) ile kanal terminaline (D) bagli çikis portu (3) arasina baglanmis bir birinci MOSFET (Qi), giris portu (2) ile birinci MOSFET”in (Qi) kaynak terminali (S) arasina baglanmis olan bir dördüncü anahtar (SW4), bir ucu dördüncü anahtar (SW4) ile birinci MOSFET”in (Qi) kaynak terminali (S) arasina bagli olan, diger ucu birinci MOSFET”in (Qi) kapi terminaline (G) bir birinci kapasitör (C1) üzerinden bagli olan bir birinci anahtar (SWl) birinci MOSFET”in (Qi) kapi terminaline (G) bir ikinci direnç (R2) üzerinden bagli olan, anlik tetik girisinin verildigi bir tetik portu (4), kanal terminali (D) bir üçüncü direnç (R3) üzerinden birinci MOSFET°in (Qi) kapi terminaline (G), kaynak terminali (S) topraga bagli olan bir ikinci MOSFET (Qg), - ikinci MOSFET°in (Qz) kanal terminali (D) ile toprak arasina bir üçüncü anahtar (SW3) üzerinden bagli bir ikinci kapasitör (C2), - üçüncü anahtarin (SW3) bulundugu kola paralel bir kolda bir dördüncü dirence (R4) seri bagli olarak bulunan bir ikinci anahtar (SWZ), - ikinci MOSFET`in (Qz) kapi terminali (G) ile kaynak terminali (S) arasina bagli bir üçüncü kapasitör (C3), - kanal terminali (D) bir altinci direnç (R6) üzerinden ikinci MOSFETiin (Qz) kapi terminaline (G), kaynak terminali (S) topraga bagli olan bir üçüncü MOSFET (Q3), - üçüncü MOSFET°in (Q3) kapi terminali (G) ile toprak arasina bagli olan bir dördüncü kapasitör (C4), - üçüncü MOSFET7in (Qg) kapi terminaline (G) bir dokuzuncu direnç (R9) üzerinden bagli olan ve mandallanan devrenin tekrar kapali konuma geçmesinin engellenmesi için kontrol sinyalinin verildigi bir durdurma portu içermektedir.

Sekil `l°de devre semasi verilen bulus konusu manda] devresi (l), piyasada kolaylikla bulunabilen MOSFET, transistor, direnç ve kondansatörlerden olusan ayrik malzemelerle tasarlanmistir.

Mandal devresinde (l) on adet direnç kullanilmaktadir. Bu dirençlerin yerlesimi su sekildedir; birinci direnç (R 1), birinci MOSFET`in (Qi) kaynak terminali (S) ile kapi terminali (G) arasina baglidir. Ikinci direnç (R2) tetik portu (4) ile birinci MOSFETin (Q1) kapi terminali (G) arasina baglidir. Üçüncü direnç (R3), birinci MOSFETin (Ql) kapi terminali (G) ile ikinci MOSFETlin (Qg) kanal terminali (D) arasina baglidir. Dördüncü direnç (R4), ikinci anahtar (SWz) ile toprak arasina baglidir. Besinci direncin (R5) bir ucu çikis portu (3) ile birinci MOSFET”in (Ql) kanal terminali (D) arasina, diger ucu ise ikinci MOSFET”in (Q-g) kapi terminaline (G) baglidir. Altinci direnç (R6), ikinci MOSFET”in (Qz) kapi terminali (G) ile üçüncü MOSFETain (Q3) kanal terminali (D) arasina baglidir. Yedinci direncin (R7) bir ucu ikinci MOSFETHH (Qz) kapi terminaline (G) diger ucu ise topraga baglidir. Sekizinci direnç (R8) çikis portu (3) ile üçüncü MOSFET°in (Q3) kapi terminali (G) arasina baglidir. Dokuzuncu direnç (R9), durdurma portu (5) ile üçüncü MOSFETHn (Q3) kapi terminali (G) arasina baglidir. Onuncu direnç (RIO) üçüncü MOSFETin (Q3) kapi terminali (G) ile toprak arasina baglidir.

Söz konusu mandal devresinin (l) çalisma prensibi Sekil-2'de akis diyagrami olarak verilmistir. Sekil-?de gösterilen durumlarin adlari asagidaki açiklamalarda egik yazilmistir. Ayrica akis diyagraminda bir anahtarin kapali olmasi iletimde oldugunu, kapali devre durumunda oldugunu. açik olmasi ise iletimde olmadigini, açik devre durumunda oldugunu belirtmektedir.

Sekil-Fde gösterilen giris portu (2), devrenin güç girisini göstermektedir.

Anahtarlanacak olan güç kaynagi bu porta baglanmaktadir. Çikis portu (3), devrenin güç çikisidir. Anahtarlanarak kapatilip açilacak olan yükler bu çikisa baglanmaktadir. Tasarlanan mandal devresi (1), pozitif hatta baglanan seri bir anahtar olarak düsünülebilir. Bu baglamda anahtarin girisi, giris portu (2) ve çikisi ise çikis portu (3) olacaktir. Tetik portu (4). devrenin anlik tetik girisi aldigi aktif düsük bir kontrol portudur. Durdurma portu (5) (suspend) ise, devreyi kapali devre konumundan bir süre sonra açik devreye geçiren zamanlayici kismin çalismasini kontrol eden aktif düsük bir kontrol portudur.

Mandal devresinde (1) yer alan dördüncü anahtar (SW4) haricindeki diger anahtarlar (birinci anahtar (SWi), ikinci anahtar (SWZ) ve üçüncü anahtar (SW3)) manda] devresinin (1) farkli sekillerde ayarlanabildigini göstermek için konulmustur. Çalisma biçimi belirlendikten sonra söz konusu anahtarlarin kullanilmasini gerektiren bir durum bulunmamaktadir. Istenilen biçimdeki anahtarlarin konumu göz önünde bulundurularak devre sabitlenip, anahtarlar kaldirilabilir. Dördüncü anahtar (SW4) ise, giris gücünün verilip/kesilmesini göstermek amaci ile konulmustur. Dördüncü anahtar (SW4) açildigi zaman devre Sekil-?de gösterilen hangi durumda olursa olsun, Kapali konuma geçecektir.

Mandal devresi (1), dördüncü anahtarin (SW4) kapatilmasinin ardindan birinci anahtar (SWI), ikinci anahtar (SWZ) ve üçüncü anahtar (SW3) yardimiyla tetik girisinden bagimsiz olarak Kapali Devre veya Açik Devre olacak sekilde ayarlanabilir. Bu seçim, temel olarak cami/CBS& oranin ayarlanmasi ile yapilmaktadir. Bahsi geçen kapasitanslar, sirasi ile birinci MOSFET'in (Ql) kapi terminali (G) - kaynak terminali (S) ve ikinci MOSFETin (Qz) kanal terminali (D) - kaynak terminali (S) arasindaki kapasitanslari göstermektedir. Bu kapasitanslar birinci anahtar (SWi) ve üçüncü anahtar (SW3) açik oldugu zaman temel olarak MOSFET”lerin parazitik kapasitanslarindan olusmaktadir. Birinci anahtar (SWI) kapatildigi zaman CGSQI, birinci kapasitör (C1) ve birinci MOSFET”in (Qi) kapi terminali (G) - kaynak terminali (S) parazitik kapasitansindan olusmaktadir. Benzer sekilde üçüncü anahtar (SW3) kapatildigi zaman CDSQ2, ikinci kapasitör (C2) ve ikinci MOSFET`in (Q2) kanal terminali (D) - kaynak terminali (S) parazitik kapasitansindan olusmaktadir. MOSFETllerin parazitik kapasitanslari kullanicinin kontrolünde olmamasina ragmen birinci kapasitör (C1) ve ikinci kapasitör (C2) gibi kapasitörler eklenip çikartilarak CGSQ1/CDSQ2 orani degistirilebilir.

Dördüncü anahtar (SW4) kapatildigi zaman, birinci MOSFET”in (Ql) kaynak terminali (S) - kapi terminali (G) arasindaki gerilimin, birinci MOSFET”in (Ql) esik geriliminden büyük olmasi (VgGQi > IVihQil) kosulu yeteri kadar uzun süre saglanirsa çikis voltaji (Vout), giris voltaji (Vin) degerine yükselmeye baslayacaktir. Ayni anda üçüncü kapasitör (C3), besinci direnç (R5) üzerinden; besinci direnç (R5), yedinci direnç (R7) ve çikis voltaji (Vout) tarafindan degeri belirlenen bir seviye yükselecektir. Eger birinci MOSFET'in (Qi) iletimde kalma süresi yeteri kadar uzun olursa, ikinci MOSFET”in (Qz) kapi terminali (G) - kaynak terminali (S) arasindaki gerilimin ikinci MOSFETlin (Qz) esik geriliminden büyük olmasi (VGSQZ > VthQz) kosulu yakalanabilir. Bu durumda ikinci MOSFET (Qz) iletime geçecektir. Birinci direncin (R1) üçüncü dirence (R3) orani (Ri/R3) yeterince büyük seçildigi zaman ikinci MOSFET (Qz) üzerinden geçecek akimin birinci direnç (R1) üzerinde olusturdugu gerilim birinci MOSFET”i (Qi) açik tutacaktir. Bu kosullar altinda birinci MOSFET (Qi) iletimde oldukça, ikinci MOSFET (Qg) de iletimde olacak ve bu sayede her iki transistör de kendini iletimde tuttugundan çikis voltaji (Vout) giris voltajina (Vin) yaklasik olarak esit (Vom z Vif.) olacaktir. Bu noktada mandal devresi (1) kendini mandallamis olur. Bu süre zarfinda dördüncü kapasitör (C4), üçüncü kapasitör (C3) gibi sarj olmaktadir. Düzgün bir çalisma için, dördüncü kapasitör (C4) üzerindeki gerilim yükselmesi ile, üçüncü MOSFET7in (Q3) kapi terminali (G) - kaynak terminali (S) arasindaki gerilimin, üçüncü MOSFET”in (Q3) esik geriliminden büyük olmasi (VGSQ3 > VIhQjg) kosulunun, üçüncü kapasitör (C3) üzerindeki gerilim yükselmesi ile VGSQ2 > VthQ2 kosuluna göre çok daha sonra saglanmasi gerekir. Dolayisiyla malzeme degerleri bu sekilde seçilmelidir. Ikinci MOSFET'in (Qz) iletimde olmasi devreyi mandallarken, üçüncü MOSFET (Q3) iletime geçtigi zaman ikinci MOSFET°i (Qg) iletimden çikarmaya zorlayacaktir.

Ikinci MOSFET (Qz) iletimden çiktigi zaman birinci MOSFET (Qi) de iletimden çikacak ve çikis voltaji (Vw) yaklasik OV (Vom '5 OV) olacaktir. Devrenin bir süre sonra kendini geri kapatabilmesi için; besinci direncin (R5) ve yedinci direncin (R7) degerleri, olusturduklari paralel esdeger direncin degeri altinci direncin (R6) degerinden çok büyük (R6«R5//R7) olacak sekilde seçilmelidir. Mandal devresi (l), kendini mandalladiktan bir süre sonra kendini kapatabilmektedir. Fakat bu kapatma istenirse durdurulabilir. Kapatma özelligi, durdurma portu (5) ile kontrol edilmektedir. Sekizinci direnç (R8) ve onuncu direncin (Ruj) olusturdugu paralel esdeger direncin degerinin, dokuzuncu direncin (R9) degerinden çok büyük olmasi (R9«Rg//R10) kosulu saglandigi zaman durduma portu (5) disaridan düsük seviyede tutulursa (düsük seviyede gerilim uygulanirsa) dördüncü kapasitör (C4) sarj olamayacak ve bu süre zarfinda üçüncü MOSFET (Q3) iletime geçemeyecektir. Bu da devrenin mandallanmis olarak kalmasini saglayacaktir.

Devrenin besledigi kisimda bir akilli eleman oldugu düsünülürse bu eleman güç gerektigi süre boyunca durdurma portunu (5) düsük seviyede tutabilir. Güç kesilmek istendigi zaman ise durdurma portu (5) yüzer seviyede (floating) birakilir. Bu noktadan sonra dördüncü kapasitör (C4) yeteri kadar sarj oldugunda üçüncü MOSFET (Q3) iletime geçip mandal yapisini bozacaktir. Devre bu noktada Sekil-?de gözüken Açik Devre durumunda duracaktir.

Devrenin tetik portu (4), Açik Devre konumundan Kapali Devre konumuna geçis için kullanilir. Buradan yeteri uzunlukta düsük seviyeli bir sinyal geldiginde birinci MOSFET (Qi) iletime geçecek ve önceki kisimda anlatildigi sekilde devre çalismaya baslayacaktir. Ikinci direnç (R2), tetik kaynagina (tetik portuna (4)) akacak olan akimi güvenli bir degerde limitlemek için kullanilmaktadir. Tetik sinyalinin, mandal yapisinin olusmasina izin verecek kadar uzun süre düsük seviyede kalmasi gerekmektedir. Devre bu noktadan sonra kendini mandallayabileceginden tetik isareti kaldirilabilir. Yüksek seviyeli bir tetik sinyali verilmesi, zaman asimindan daha önce (üçüncü MOSFET (Q3) iletime geçmeden önce) devrenin kapanmasini saglayabilir. Bu isteniyorsa, tetik girisinden uygulanacak kapatma isaretinin gerilim büyüklügü giris voltaji (Vin), birinci direnç (R1), ikinci direnç (R2) ve üçüncü direnç (R3) göz önünde bulundurularak seçilmelidir. Yapi, bu kullanima izin verse de bulusun tasarlanis amacinda tetik girisi sadece Açik Devre durumundan Kapali Devre durumuna geçisi saglamak için bulunmaktadir.

Devrenin, güç verildigi zaman (yani dördüncü anahtarin (SW4) kapatilmasi durumunda) kendini mandallayacak sekilde ayarlandigini düsünelim. Bu durumun saglanmasi için önceden de belirtildigi gibi CGSQi/CDsoz oraninin düzgün ayarlanmasi gerekmektedir. Bu oran birden çok küçük («1) oldugu zaman devrenin istikrarli bir sekilde bu karakteristigi gösterecegi düsünülebilir. Uygun oranin belirlenmesinde diger devre elemanlarinin ve MOSFETllerin parazitik kapasitanslarinin degeri de önem tasimaktadir. Bu kosulu saglamak için devrede üçüncü anahtar (SW3) kapatilarak (ikinci kapasitör (C2) devreye alinarak) CDSQ2 arttirilmakta ve birinci anahtar (SWI) açik birakilarak CGSQI kapasitansinin düsük kalmasi saglanmaktadir. Bu sekilde devrenin güç verildigi zaman kendini mandallayabildigini varsayalim. Güç verildikten sonra devrenin bir süre sonra kendini zaman asimi özelligi ile Açik Devre konumuna getirdigini düsünelim. Bu sekilde beklerken, devrenin giris gücü kesildiginde Kapali durumuna geçilecektir.

Daha sonra hemen güç tekrar verildiginde Ilk Güç Seçenegi, Kapali Devre olmasina ragmen devre kendini mandallayamayabilir. Bunun sebebi, devre Açik Devre durumuna geçtiginde ikinci MOSFETIH (Qz) iletimden çikmasinin ardindan ikinci kapasitörün (C2) yaklasik olarak çikis gerilimine (Vm) kadar sarj olmasidir. Oysaki ilk güç verildiginde devrenin kendi kendini mandallayabilmesi için VGSQ] ve VDSQZ gerilimlerinin yaklasik olarak OV olmasi gerekmektedir.

Ikinci kapasitör (C2) sadece kendisinin ve ikinci MOSFETîn (Qz) sizinti akimiyla desarj olabilmektedir. Bu desarj hizi, yapinin kullanilacagi amaca uygun olmayabilir. Eger desarj gerçeklesmezse devre tekrar güç verildiginde kendini mandallayamaz.

Bunun için ikinci anahtar (SWZ) ile seçilebilen bir dördüncü direnç (R4) olan desarj direnci eklenmistir. Bu direnç Kapali duruma geçisten sonra ikinci kapasitörü (C2) desarj etmektedir. Dördüncü direncin (R4) degeri küçüldükçe desarj hizlanacak ve devrenin Kapali konuma geçtikten sonra güç verilince kendini mandallayarak Kapali Devre durumuna geçmesi için gereken toparlanma zamani azalacaktir. Fakat bu dördüncü direncin (R4) degeri, devrenin Açik Devre konumunda giristen çektigi akimi (sizinti akimi) arttirmaktadir. Açik Devre konumunda birinci direnç (R1), üçüncü direnç (R3) ve dördüncü direnç (R4) üzerinden bir akim akacaktir. Direnç, devrenin toparlanma zamani ile sizinti akimi arasinda bir denge düsünülerek seçilmelidir. Eger, devre güç verildigi zaman Açik Devre durumunda olacak sekilde ayarlandiysa bu direncin kullanilmasinin bir faydasi olmayacagi gibi sizinti akimini arttirmak gibi bir zarari da olacaktir.

Devre, güç verildigi zaman (yani dördüncü anahtarin (SW4) kapatilmasi durumunda) kendini mandallamayacak sekilde ayarlanmak istenirse CGSQi/CDSQ2 » l kosulu kararli çalisma için saglanmalidir. Bunu saglamak için birinci anahtar (SWi) kapatilarak birinci kapasitör (C1) yardimiyla CGSQ) kapasitansi arttirilir.

Ayni anda üçüncü anahtar (SW3) açik tutularak CDSQ2 kapasitansinin düsük degerde kalmasi saglanir. Önceden de belirtildigi gibi bu durumda dördüncü direncin (R4) baglanmasi gerekli degildir ve ikinci anahtarin (SWZ) açik birakilmasi sizinti akiminin düsük kalmasini saglayacaktir.

Devrenin Sekil-?de anlatilan çalisma biçimi Sekil-?deki devre semasi kullanilarak su sekilde açiklanabilir: Kapali durumu dördüncü anahtarin (SW4) açik devre oldugu, devreye hiç güç gelmedigi durumu anlatmaktadir. Dördüncü anahtar (SW4) kapatildigi zaman Güç Verildi olayi gerçeklesir. Dördüncü anahtar (SW4) herhangi bir durumda açildigi yani devrenin gücü kesildigi zaman Güç Kapatildi olayi gerçeklesir ve devre Kapali duruma geçer. Birinci anahtar (SWI) açik, üçüncü anahtar (SW3) kapali oldugu zaman malzeme degerleri uygun seçildiyse “Ilk Güç” Seçenegi, Kapali Devre olacaktir ve devre güç verilir verilmez Kapali Devre durumuna geçecektir.

Anahtarlar tam ters sekilde ayarlandiginda ise “Ilk Güç” Seçenegi, Açik Devre olacaktir ve devre güç verilir verilmez Açik Devre durumuna geçecektir. Kapali Devre, birinci MOSFET'in (Qi) iletimde oldugu duruma denk gelmektedir. Bu durumda çikis portundaki (3) çikis voltaji (Vw) giris portundaki (2) giris voltajina (Vin) yaklasik olarak esit (Vout i: Vin) olacaktir. Bu durumda iken durdurma portu (5) disaridan düsük seviyede tutulursa Zaman Asrmr, Kapali olacaktir ve devre Kapali Devre durumunda kalmaya devam edecektir. Durdurma portu (5), yüzer seviyede (iloating) birakildiginda ise Zaman Asrmz, Açik olacaktir ve devre Geri Sayim durumuna geçecektir. Bu durumda birinci MOSFET (Q.) iletimde kalmaya devam edecektir. Fakat bu esnada dördüncü kapasitör (C4) de dolacaktir. Eger bu kapasitör üzerindeki gerilim üçüncü MOSFET'i (Q3) iletime sokup, mandal yapisini kapatacak seviyeye ulasmadan durdurma portu (5) düsük seviye bir sinyalle sürülürse Zaman Asimi Kapatildi olayi gerçeklesir ve Geri Sayim durumundan Kapali Devre durumuna geçis yapilir. Fakat Geri Sayim durumunda iken dördüncü kapasitör (C4), üçüncü MOFET (Q3) iletime geçecek kadar sarj olursa Süre Doldu olayi gerçeklesir ve yapi kendini kapatarak Açik Devre konumuna geçer. Açik Devre durumunda birinci MOSFET (Qi) iletimde olmayacaktir. Bu durumda, tetik portundan (4) verilecek düsük seviyeli bir tetik sinyali ile Kapali Devre durumuna geçis yapilabilir. Eger devre Ilk Güç Seçenegi, Kapali Devre olacak sekilde ayarlandiysa alternatif olarak Güç Kapatildi ve ardindan Güç Verildi olaylari gerçeklestirilerek tekrar Kapali Devre durumuna geçis saglanabilir. Bu geçisin olabilmesi için önceden belirtildigi gibi VDSQQ : OV olmalidir. Aksi takdirde Ilk Güç Seçenegi düzgün çalismayacaktir. Hizlandirmak için ikinci anahtar (SWz) yardimiyla dördüncü direnç (R4) (yani desarj yükü) devreye alinabilir.

Devre, örnek olarak tablo l”de verilen deger ve malzemelerle denenmis ve çesitli durumlara göre sizinti akimlari çikarilmistir.

Tablo 1. Mandal devresindeki elemanlar için kullanilabilecek örnek degerler Referans Deger / Tip Numarasi R1 l [(9 R2 100 9 R3 100 Q R4 10 M9 RS 1 KQ R, 20 9 R7 10 KQ RS 1 M9 R9 100 Q C1 100 nF C2 100+22= 122 nF C3 22 nF C4 22 uF Q2 2N7002 Q3 2N7002 Tablo 2. Anahtarlarin durumlarina göre devrenin farkli yapilandirmalari Yapilandirma Açiklama ilk Güç Seçenegi -> Kapali Devre, Desarj Direnci Devrede Ilk Güç Seçenegi -> Kapali Devre, Desarj Direnci Devre Disi Ilk Güç Seçenegi -> Açik Devre, Desarj Direnci Devre Disi Tablo 2”de verilen yapilandirmalar için Tablo l”de verilen malzemelerle kurulmus devrenin 25 0C ortam sicakliginda yapilan ölçümlerle Açik Devre durumundaki sizinti akimlari, farkli çalisma gerilimleri için Tablo 33te verilmistir.

Tablo 3. Manda] Devresinin (1) farkli giris gerilimleri (Vm) için ölçülmüs sizinti akimlari Vin / Yapilandirma #1 #2 #3 Güç verildi Güç kapatildi SW,, kapali SW4 açik Güç kapatildi SW4 açik Açik Devre Açik Devre Zaman Asimi Kapatildi (Durdurma = 0) Süre doldu (Durdurma = 0) (Durdurma = Z) Güç kapatildi SW4 açik

Claims (1)

ISTEMLER

1. Bir güç kaynagi ile yük arasina baglanan, anahtarlarin yapilandirilmasina göre gücün ilk kez verilmesinde mandallanacak/mandallanmayacak sekilde ayarlanabilen, mandallandiktan sonra belirli bir süre içerisinde iletken olmayan duruina dönebilen ve kaynak terminaline (S) anahtarlanacak güç kaynaginin baglandigi bir giris portu (2) ve kanal terminaline (D) anahtarlanarak kapatilip açilacak yüklerin baglandigi bir çikis portu (3) arasina baglanmis bir birinci MOSFET (Qi), giris portu (2) ile birinci MOSFET”in (Qi) kaynak terminali (S) arasina baglanmis olan bir dördüncü anahtar (SW4), bir ucu dördüncü anahtar (SW4) ile birinci MOSFETin (Qi) kaynak terminali (S) arasina bagli olan, diger ucu birinci MOSFETün (Qi) kapi terminaline (G) bir birinci kapasitör (C1) üzerinden bagli olan bir birinci anahtar (SWi), birinci MOSFET°in (Qi) kapi terminaline (G) bir ikinci direnç (R2) üzerinden bagli olan, anlik tetik girisinin verildigi bir tetik portu (4), kanal terminali (D) bir üçüncü direnç (R3) üzerinden birinci MOSFET7in (Qi) kapi terminaline (G), kaynak terininali (S) topraga bagli olan bir ikinci MOSFET (Qz), ikiiici MOSFET°in (Q2) kanal terminali (D) ile toprak arasina bir üçüncü anahtar (SWS) üzerinden bagli bir ikinci kapasitör (C2), üçüncü anahtarin (SW3) bulundugu kola paralel bir kolda bir dördüncü dirence (R4) seri bagli olarak bulunan bir ikinci anahtar (SW2), ikinci MOSFET”iii (Qz) kapi terminali (G) ile kaynak terminali (S) arasina bagli bir üçüncü kapasit'or (C3), bir ucu çikis portu (3) ile birinci MOSFET°in (Qi) kanal terminali (D) arasina, diger ucu ise ikinci MOSFETIn (Qz) kapi terminaline (G) bagli bir besinci direnç (R5), - bir ucu ikinci MOSFET°in (Q2) kapi terminaline (G) diger ucu ise topraga - kanal terminali (D) bir altinci direnç (R6) üzerinden ikinci MOSFET°in (Qz) kapi terminaline (G), kaynak terminali (S) topraga bagli olan bir üçüncü MOSFET (Q3), - üçüncü MOSFET”iii (Q3) kapi terminali (G) ile toprak arasina bagli olan bir dördüncü kapasitör (C4), - üçüncü MOSFETiin (Q3) kapi terminaline (G) bir dokuzuncu direnç (R9) üzerinden bagli olan ve mandallanan devrenin tekrar kapali konuma geçmesinin engellenmesi için kontrol sinyalinin verildigi bir durdurma ile karakterize edilen bir mandal devresi (l). . Birinci MOSFET°in (Ql) kaynak terminali (S) ile kapi terminali (G) arasina bagli bir birinci direnç (R1) ve birinci MOSFET”in (Qi) kapi terminali (G) ile ikinci MOSFET”in (Qz) kanal terminali (D) arasina bagli üçüncü direnç (R3) ile karakterize edilen istem lideki gibi bir manda] devresi (l). . Tetik portu (4) ile birinci MOSFET'in (Qi) kapi terminali (G) arasina bagli olan ve tetik portuna (4) akacak olan akimin limitleninesini saglayan ikinci direnç (R2) ile karakterize edilen istem l”deki gibi bir manda] devresi (1). . Ikinci anahtar (SWz) ile toprak arasina bagli olan ve ikinci kapasitörün (C2) desarj olmasini saglayan dördüncü direnç (R4) ile karakterize edilen istem 1 'deki gibi bir mandal devresi (l ). . Ikinci MOSFET”in (Qz) kapi terminali (G) ile üçüncü MOSFETiin (Q3) kanal terminali (D) arasina bagli olan ve degeri besinci direncin (R5) ve yedinci direncin (R7) olusturduklari paralel esdeger direncin degerinden büyük olan altinci direnç (R6) ile karakterize edilen istein 1”deki gibi bir mandal devresi Çikis portu (3) ile üçüncü MOSFET°in (Q3) kapi terminali (G) arasina bagli bir sekizinci direnç (R3) ve üçüncü MOSFET”in (Q3) kapi terminali (G) ile toprak arasina bagli bir onuncu direnç (Rio) ile karakterize edilen istem 1 ”deki gibi bir manda] devresi (1). Durdurma portu (5) ile üçüncü MOSFET°in (Q3) kapi terminali (G) arasiiia bagli olan ve degeri sekizinci direncin (Rs) ve onuncu direncin (Rio) olusturdugu paralel esdeger direnç degerinden küçük olan dokuzuncu direnç (R9) ile karakterize edilen istem 6”daki gibi bir maiida] devresi (1 ). Giris gücünün verilip/kesilmesini saglayan dördüncü anahtar (SW4) ile karakterize edilen istem 1”deki gibi bir manda] devresi (1). Dördüncü anahtar (SW4) kapatildiginda iletime geçebilen birinci MOSFET (Qi) ile karakterize edilen istem 8”deki gibi bir manda] devresi (1). Birinci MOSFET (Qi) iletime geçtikten sonra iletiine geçen ikinci MOSFET (Qz) ile karakterize edilen istem 9”daki gibi bir manda] devresi (1). Birinci MOSFET”in (Qi) iletime geçmesi sirasinda, besinci direnç (R5) üzerinden; besiiici direiiç (R5), yedinci direnç (R7) ve çikis voltaji (Vout) tarafindan gerilim degeri belirlenen bir seviyeye yükselen üçüncü kapasitör (C3) ile karakterize edilen istem 1”deki gibi bir manda] devresi (1). Ikinci MOSFET (Qz) üzerinden geçen akim sayesinde üzerinde olusan gerilimle birinci MOSFETSI (Qi) açik tutan birinci direnç (R1) ile karakterize edilen istem 1 veya 2'deki gibi bir manda] devresi (1). Iletiiiie geçtiginde, ikinci MOSFETI (Qz) iletimdeii çikaran üçüncü MOSFET (Q3) ile karakterize edilen istem 11”deki gibi bir manda] devresi (1). Iletimden çiktiginda birinci MOSFET (Ql) iletimdeii çikaran ikinci MOSFET°i (Qz) ile karakterize edilen istem 13°teki gibi bir inandal devresi Uçüncü MOSFET”in (Q3) iletiine geçmesinin engelleninesi için, sekizinci direnç (Rs) üzerinden dördüncü kapasitörün (C4) sarj olainainasini saglayan düsük seviyede gerilim uygulandigi durdurma portu (5) ile karakterize edilen istem 6”daki gibi bir mandal devresi (1). Dördüncü kapasitörün (C4) sarj edilerek üçüncü MOSFET”in (Q3) iletime geçirilmesi ve dolayisiyla inandal yapisinin kapatilmasi için yüzer seviyede birakilabilen durdurma portu (5) ile karakterize edilen istem 1 veya 15°teki gibi bir manda] devresi (1). Açik Devre konumundan Kapali Devre konumuna geçis için birinci MOSFET°i (Qi) iletime geçirecek siiiyalin gönderildigi tetik portu (4) ile karakterize edilen istem l4”teki gibi bir mandal devresi (l). Uçüncü MOSFET (Q3) iletime geçmeden 'Önce devrenin kapanmasi için, yüksek seviyeli bir tetik sinyalinin verildigi tetik portu (4) ile karakterize edilen istem 14”teki gibi bir mandal devresi (1).