TH6004B - การลดการสิ้นเปลืองกำลังในตัวประมวลผลแบบดิจิตอล - Google Patents
การลดการสิ้นเปลืองกำลังในตัวประมวลผลแบบดิจิตอลInfo
- Publication number
- TH6004B TH6004B TH9101001501A TH9101001501A TH6004B TH 6004 B TH6004 B TH 6004B TH 9101001501 A TH9101001501 A TH 9101001501A TH 9101001501 A TH9101001501 A TH 9101001501A TH 6004 B TH6004 B TH 6004B
- Authority
- TH
- Thailand
- Prior art keywords
- processor
- clock
- clock signal
- case
- controlling
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims 4
- 238000000034 method Methods 0.000 claims 3
- 230000007423 decrease Effects 0.000 claims 1
- 230000010365 information processing Effects 0.000 claims 1
- 230000004044 response Effects 0.000 claims 1
- 230000003068 static effect Effects 0.000 claims 1
- 238000004148 unit process Methods 0.000 claims 1
- 230000008054 signal transmission Effects 0.000 abstract 1
Abstract
การประดิษฐ์นี้จะให้หลักประกันว่าเวลาที่จัดให้เพื่อหยุดโพรเซสเซอร์หรือเวลาที่จัดให้เพื่อหน่วงเหนี่ยวการดำเนิน งานของโพรเซสเซอร์ จะถูกกำหนดขึ้นเพื่อหยุดการจ่ายสัญญาณ นาฬิกาให้กับโพรเซสเซอร์ การจ่ายสัญญาณนาฬิกาให้กับโพรเซสเซอร์จะถูกควบคุมโดย โปรแกรมซึ่งทำงานอยู่ในลำดับความสำคัญต่ำสุดภายใต้ระบบ ปฏิบัติการแบบทำงานพหุคูณ
Claims (9)
1. วิธีการสำหรับควบคุมสัญญาณนาฬิกาของหน่วยประมวลผลในอุปกรณ์ประมวลผลข่าวสารทีใช้ระบบปฏิบัติการสำหรับทำงานแบบ พหุคูณ ในกรณีที่การส่งสัญญาณนาฬิกาของหน่วยประมวลผลดัง กล่าวไปยังหน่วยประมวลผล (10) ในอุปกรณ์ดังกล่าวอยู่ภายใต้ การควบคุมของโปรแกรม ซึ่งมีลำดับความสำคัญในการทำงานที่ต่ำ สุดภายใต้ระบบปฏิบัติการสำหรับทำงานแบบพหุคูณดังกล่าว
2. วิธีการสำหรับควบคุมสัญญาณนาฬิกาของหน่วยประมวลผลตามข้อ ถือสิทธิข้อที่ 1 ในกรณีโปรแกรมดังกล่าวได้รับการปรับแต่ง สำหรับเปิดหรือปิดการส่งสัญญาณนาฬิกาดังกล่าวไปยังหน่วย ประมวลผล
3. วิธีการสำหรับควบคุมสัญญาณนาฬิกาของหน่วยประมวลผลตามข้อ ถือสิทธิข้อที่ 1 ในกรณีโปรแกรมดังกล่าวได้รับการปรับแต่ง สำหรับเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาที่ส่งไปยังหน่วย ประมวลผล จากความถี่ของการปฏิบัติงานเป็นความถี่ที่ลดลง และในทางตรงข้าม
4. ระบบประมวลผลข่าวสารซึ่งประกอบด้วยหน่วยประมวลผลชนิด สถิตที่สมบูรณ์ (10) อุปกรณ์ให้กำเนิดสัญญาณนาฬิกา (50) สำหรับส่งสัญญาณนาฬิกาไปยังหน่วยประมวลผลดังกล่าว และ อุปกรณ์ควบคุมสัญญาณนาฬิกา (40) สำหรับควบคุมการส่งสัญญาณ นาฬิกาจากอุปกรณ์ให้กำเนิดสัญญาณนาฬิกาดังกล่าวไปยังหน่วย ประมวลผลดังกล่าว ในกรณีที่อุปกรณ์ควบคุมสัญญาณนาฬิกาดัง กล่าวจะตอบสนองต่อสัญญาณที่ส่งมาจากโปรแกรมซึ่งมีลำดับความ สำคัญในการทำงานที่ต่ำสุดภายใต้ระบบปฏิบัติการสำหรับทำงาน แบบพหุคูณ ด้วยการควบคุมการส่งสัญญาณนาฬิกาดังกล่าวไปยัง หน่วยประมวลผลดังกล่าว
5. ระบบตามข้อถือสิทธิข้อที่ 4 ในกรณีที่อุปกรณ์ควบคุม สัญญาณนาฬิกาดังกล่าวได้รับการปรับแต่งให้เปลี่ยนแปลงความ ถี่ของสัญญาณนาฬิกาดังกล่าว จากความถี่ของการปฏิบัติงาน เป็นความถี่ที่ลดลง และในทางตรงข้าม
6. ระบบตามข้อถือสิทธิข้อที่ 4 ในกรณีที่อุปกรณ์ควบคุม สัญญาณนาฬิกาดังกล่าวได้รับการปรับแต่งให้เปิดหรือปิดการ ส่งสัญญาณนาฬิกาดังกล่าวไปยังหน่วยประมวลผลดังกล่าว
7. ระบบประมวลผลข่าวสารตามข้อถือสิทธิข้อที่ 6 ในกรณีที่ อุปกรณ์ควบคุมสัญญาณนาฬิกาดังกล่าวได้รับการปรับแต่งให้ตอบ สนองต่อสัญญาณแทรกแซงหน่วยประมวลผลดังกล่าวด้วยการเปิดการ ส่งสัญญาณนาฬิกาไปยังหน่วยประมวลผลดังกล่าวขึ้นใหม่
8. ระบบประมวลผลข่าวสารตามข้อถือสิทธิข้อที่ 7 ในกรณีที่ สัญญาณแทรกแซงดังกล่าวได้แก่สัญญาณออกจากอุปกรณ์จับเวลาของ ระบบ (70) สำหรับปรับจังหวะของระบบประมวลผลข่าวสารทั้งระบบ
9. ระบบประมวลผลข่าวสารตามข้อถือสิทธิข้อที่ 4 ถึงข้อที่ 8 ข้อใดข้อหนึ่ง ซึ่งประกอบด้วยหน่วยความจำ (30) หน่วยประมวล (10) อุปกรณ์รับเข้า/ส่งออก อุปกรณ์ให้กำเนิด (50) สำหรับ ส่งสัญญาณนาฬิกาไปยังหน่วยประมวลผลดังกล่าว และอุปกรณ์จับ เวลาของระบบ (70) สำหรับปรับจังหวะของส่วนประกอบส่วนต่าง ๆ ของระบบ ในกรณีที่มีอุปกรณ์ควบคุมสัญญาณนาฬิกา (40) สำหรับ ยับยั้งการส่งสัญญาณนาฬิกาไปยังหน่วยประมวลผลภายใต้การควบ คุมของโปรแกรมซึ่งมีลำดับความสำคัญในการทำงานที่ต่ำสุดภาย ใต้ระบบปฏิบัติการสำหรับทำงานแบบพหุคูณ และสำหรับตอบสนอง ต่อสัญญาณแทรกแซงจากอุปกรณ์รับเข้า/ส่งออกดังกล่าวหรือ อุปกรณ์จับเวลาของระบบดังกล่าวด้วยการ เปิดการส่งสัญญาณนาฬิกาดังกล่าวขึ้นใหม่ (ข้อถือสิทธิ 9 ข้อ, 2 หน้า, 3 รูป)
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TH16121A TH16121A (th) | 1995-06-23 |
| TH6004B true TH6004B (th) | 1996-08-16 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920016929A (ko) | 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템 | |
| ATE175285T1 (de) | Chipschnittstellenanordnung | |
| DE69332748D1 (de) | Leistungssteuerungssystem für Rechner | |
| IL142676A0 (en) | Control program product and data processing system | |
| EP0126163A4 (en) | CONTROLLER WITH STATUS DISPLAY UNIT. | |
| KR940002712A (ko) | 프로세싱 시스템에 있어서의 개선된 외부 메모리 접근 제어 | |
| DE69327658D1 (de) | Schaltung zur Taktverteilungssteuerung zur Leistungseinsparung in Rechnersystemen | |
| ATE444504T1 (de) | Steuer- und/oder regelungssystem mit feldbus | |
| JPS57182257A (en) | Data interchange system of data processing system | |
| KR900005290A (ko) | 시스템버스의 동작속도를 변경하는 컴퓨터 시스템 | |
| TH6004B (th) | การลดการสิ้นเปลืองกำลังในตัวประมวลผลแบบดิจิตอล | |
| TH16121A (th) | การลดการสิ้นเปลืองกำลังในตัวประมวลผลแบบดิจิตอล | |
| US5805904A (en) | Power control circuit of at least one computer expansion slot | |
| ATE214171T1 (de) | Steuerung von speicherzugriffsoperationen | |
| DE69710780D1 (de) | Unabhängige, entfernte ein-/ausgabesteuervorrichtung | |
| JPS6433656A (en) | Control system for transfer of data | |
| JPS57136203A (en) | Process control system | |
| EP0230721A3 (en) | Multiprocessor control system | |
| JPS6476330A (en) | Interruption processing system | |
| KR970049315A (ko) | 브이엠이(vme)버스시스템으로 구축한 고속카운터보드 | |
| JPS5491156A (en) | Data processing system | |
| JPS6477067A (en) | Power unit | |
| IL115147A (en) | Processing circuitry and a method of assigning a common bus to a plurality of processors | |
| TW344813B (en) | Game card and information processing system using the same | |
| JPS5789165A (en) | Multicontrol system of external storage device |