TH6004B - Reducing the power consumption of a digital processor - Google Patents

Reducing the power consumption of a digital processor

Info

Publication number
TH6004B
TH6004B TH9101001501A TH9101001501A TH6004B TH 6004 B TH6004 B TH 6004B TH 9101001501 A TH9101001501 A TH 9101001501A TH 9101001501 A TH9101001501 A TH 9101001501A TH 6004 B TH6004 B TH 6004B
Authority
TH
Thailand
Prior art keywords
processor
clock
clock signal
case
controlling
Prior art date
Application number
TH9101001501A
Other languages
Thai (th)
Other versions
TH16121A (en
Inventor
อูโนะ นายชุนยา
ซูซูกิ นายนาโอชิ
Original Assignee
นายดำเนิน การเด่น
Filing date
Publication date
Application filed by นายดำเนิน การเด่น filed Critical นายดำเนิน การเด่น
Publication of TH16121A publication Critical patent/TH16121A/en
Publication of TH6004B publication Critical patent/TH6004B/en

Links

Abstract

การประดิษฐ์นี้จะให้หลักประกันว่าเวลาที่จัดให้เพื่อหยุดโพรเซสเซอร์หรือเวลาที่จัดให้เพื่อหน่วงเหนี่ยวการดำเนิน งานของโพรเซสเซอร์ จะถูกกำหนดขึ้นเพื่อหยุดการจ่ายสัญญาณ นาฬิกาให้กับโพรเซสเซอร์ การจ่ายสัญญาณนาฬิกาให้กับโพรเซสเซอร์จะถูกควบคุมโดย โปรแกรมซึ่งทำงานอยู่ในลำดับความสำคัญต่ำสุดภายใต้ระบบ ปฏิบัติการแบบทำงานพหุคูณ This invention will ensure that the time allotted to stop the processor or the time allocated to delay its operation. Processor tasks will be set to stop signal transmission. clock to the processor The processor clock is controlled by programs which are running in the lowest priority under the system Multitasking operations

Claims (9)

1. วิธีการสำหรับควบคุมสัญญาณนาฬิกาของหน่วยประมวลผลในอุปกรณ์ประมวลผลข่าวสารทีใช้ระบบปฏิบัติการสำหรับทำงานแบบ พหุคูณ ในกรณีที่การส่งสัญญาณนาฬิกาของหน่วยประมวลผลดัง กล่าวไปยังหน่วยประมวลผล (10) ในอุปกรณ์ดังกล่าวอยู่ภายใต้ การควบคุมของโปรแกรม ซึ่งมีลำดับความสำคัญในการทำงานที่ต่ำ สุดภายใต้ระบบปฏิบัติการสำหรับทำงานแบบพหุคูณดังกล่าว1. A method for controlling the processor clock in a message processing device using the operating system for multiples in case of the transmission of the processor's clock signal. Mentioned to the processor (10) in the said device is under Program control Which has a low priority to work Most under the operating system for multitasking. 2. วิธีการสำหรับควบคุมสัญญาณนาฬิกาของหน่วยประมวลผลตามข้อ ถือสิทธิข้อที่ 1 ในกรณีโปรแกรมดังกล่าวได้รับการปรับแต่ง สำหรับเปิดหรือปิดการส่งสัญญาณนาฬิกาดังกล่าวไปยังหน่วย ประมวลผล2. Methods for controlling the clock signal of the processor in accordance with Holds the 1st right in case the program is customized. To enable or disable sending such a clock signal to the processor. 3. วิธีการสำหรับควบคุมสัญญาณนาฬิกาของหน่วยประมวลผลตามข้อ ถือสิทธิข้อที่ 1 ในกรณีโปรแกรมดังกล่าวได้รับการปรับแต่ง สำหรับเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาที่ส่งไปยังหน่วย ประมวลผล จากความถี่ของการปฏิบัติงานเป็นความถี่ที่ลดลง และในทางตรงข้าม3. Method for controlling the clock signal of the processor in accordance with Holds the 1st right in case the program is customized. For changing the frequency of the clock signal sent to the processor from the operating frequency to the reduced frequency. And on the other hand 4. ระบบประมวลผลข่าวสารซึ่งประกอบด้วยหน่วยประมวลผลชนิด สถิตที่สมบูรณ์ (10) อุปกรณ์ให้กำเนิดสัญญาณนาฬิกา (50) สำหรับส่งสัญญาณนาฬิกาไปยังหน่วยประมวลผลดังกล่าว และ อุปกรณ์ควบคุมสัญญาณนาฬิกา (40) สำหรับควบคุมการส่งสัญญาณ นาฬิกาจากอุปกรณ์ให้กำเนิดสัญญาณนาฬิกาดังกล่าวไปยังหน่วย ประมวลผลดังกล่าว ในกรณีที่อุปกรณ์ควบคุมสัญญาณนาฬิกาดัง กล่าวจะตอบสนองต่อสัญญาณที่ส่งมาจากโปรแกรมซึ่งมีลำดับความ สำคัญในการทำงานที่ต่ำสุดภายใต้ระบบปฏิบัติการสำหรับทำงาน แบบพหุคูณ ด้วยการควบคุมการส่งสัญญาณนาฬิกาดังกล่าวไปยัง หน่วยประมวลผลดังกล่าว4. News processing system, which consists of processor types Completely static (10) a clock generator (50) for sending a clock signal to the said processor and a clock control device (40) for controlling the signal. Clock from the aforementioned clock generator to the unit Process it In case of a loud clock control device It responds to the signal sent by the program which has a sequence of It is important to operate at the lowest possible level under the operating system for multiples by controlling the transmission of such clocks to Such processor 5. ระบบตามข้อถือสิทธิข้อที่ 4 ในกรณีที่อุปกรณ์ควบคุม สัญญาณนาฬิกาดังกล่าวได้รับการปรับแต่งให้เปลี่ยนแปลงความ ถี่ของสัญญาณนาฬิกาดังกล่าว จากความถี่ของการปฏิบัติงาน เป็นความถี่ที่ลดลง และในทางตรงข้าม5. System according to claim No. 4 in case of controlling equipment The clock signal has been tuned to change Frequency of the said clock signal From the frequency of operations As the frequency decreases And on the other hand 6. ระบบตามข้อถือสิทธิข้อที่ 4 ในกรณีที่อุปกรณ์ควบคุม สัญญาณนาฬิกาดังกล่าวได้รับการปรับแต่งให้เปิดหรือปิดการ ส่งสัญญาณนาฬิกาดังกล่าวไปยังหน่วยประมวลผลดังกล่าว6. System according to claim No. 4 in case of controlling equipment The clock signal is optimized to enable or disable the Send the said clock signal to the said processor. 7. ระบบประมวลผลข่าวสารตามข้อถือสิทธิข้อที่ 6 ในกรณีที่ อุปกรณ์ควบคุมสัญญาณนาฬิกาดังกล่าวได้รับการปรับแต่งให้ตอบ สนองต่อสัญญาณแทรกแซงหน่วยประมวลผลดังกล่าวด้วยการเปิดการ ส่งสัญญาณนาฬิกาไปยังหน่วยประมวลผลดังกล่าวขึ้นใหม่7. News processing system according to claim 6, in the event that such a clock control device is customized to respond Responding to signal interference to the processor by turning on Resets the clock signal to the said processor. 8. ระบบประมวลผลข่าวสารตามข้อถือสิทธิข้อที่ 7 ในกรณีที่ สัญญาณแทรกแซงดังกล่าวได้แก่สัญญาณออกจากอุปกรณ์จับเวลาของ ระบบ (70) สำหรับปรับจังหวะของระบบประมวลผลข่าวสารทั้งระบบ8. News processing system according to claim No. 7 in case of such interference, ie signal from system timing device (70) for adjusting the timing of the entire system of information processing system. 9. ระบบประมวลผลข่าวสารตามข้อถือสิทธิข้อที่ 4 ถึงข้อที่ 8 ข้อใดข้อหนึ่ง ซึ่งประกอบด้วยหน่วยความจำ (30) หน่วยประมวล (10) อุปกรณ์รับเข้า/ส่งออก อุปกรณ์ให้กำเนิด (50) สำหรับ ส่งสัญญาณนาฬิกาไปยังหน่วยประมวลผลดังกล่าว และอุปกรณ์จับ เวลาของระบบ (70) สำหรับปรับจังหวะของส่วนประกอบส่วนต่าง ๆ ของระบบ ในกรณีที่มีอุปกรณ์ควบคุมสัญญาณนาฬิกา (40) สำหรับ ยับยั้งการส่งสัญญาณนาฬิกาไปยังหน่วยประมวลผลภายใต้การควบ คุมของโปรแกรมซึ่งมีลำดับความสำคัญในการทำงานที่ต่ำสุดภาย ใต้ระบบปฏิบัติการสำหรับทำงานแบบพหุคูณ และสำหรับตอบสนอง ต่อสัญญาณแทรกแซงจากอุปกรณ์รับเข้า/ส่งออกดังกล่าวหรือ อุปกรณ์จับเวลาของระบบดังกล่าวด้วยการ เปิดการส่งสัญญาณนาฬิกาดังกล่าวขึ้นใหม่ (ข้อถือสิทธิ 9 ข้อ, 2 หน้า, 3 รูป)9. News processing system according to clause 4 to clause 8, any one This consists of memory (30), processor (10), input / output devices. A generating device (50) for sending the clock signal to the said processor. And a system timing device (70) for adjusting the timing of various components of the system in the event of a clock control device (40) for suppressing the transmission of the clock signal to the processor under control. Control of the program which has the lowest working priority under Under the operating system for multiples And for response Against interference from such input / output devices, or Timing device of the said system by Reopen the transmission of the said clock (9 rights, 2 pages, 3 pictures).
TH9101001501A 1991-10-09 Reducing the power consumption of a digital processor TH6004B (en)

Publications (2)

Publication Number Publication Date
TH16121A TH16121A (en) 1995-06-23
TH6004B true TH6004B (en) 1996-08-16

Family

ID=

Similar Documents

Publication Publication Date Title
KR920016929A (en) Processor clock signal control method and information processing system
ATE175285T1 (en) CHIP INTERFACE ARRANGEMENT
DE69332748D1 (en) Power control system for computers
IL142676A0 (en) Control program product and data processing system
EP0126163A4 (en) Controller with status display unit.
KR940002712A (en) Improved External Memory Access Control in Processing Systems
DE69327658D1 (en) Circuit for clock distribution control to save power in computer systems
ATE444504T1 (en) CONTROL AND/OR REGULATION SYSTEM WITH FIELDBUS
JPS57182257A (en) Data interchange system of data processing system
KR900005290A (en) Computer system that changes the operating speed of the system bus
TH6004B (en) Reducing the power consumption of a digital processor
TH16121A (en) Reducing the power consumption of a digital processor
US5805904A (en) Power control circuit of at least one computer expansion slot
ATE214171T1 (en) CONTROLLING MEMORY ACCESS OPERATIONS
DE69710780D1 (en) INDEPENDENT, REMOTE INPUT / OUTPUT CONTROL DEVICE
JPS6433656A (en) Control system for transfer of data
JPS57136203A (en) Process control system
EP0230721A3 (en) Multiprocessor control system
JPS6476330A (en) Interruption processing system
KR970049315A (en) High speed counter board built with VME bus system
JPS5491156A (en) Data processing system
JPS6477067A (en) Power unit
IL115147A (en) Processing circuitry and a method of assigning a common bus to a plurality of processors
TW344813B (en) Game card and information processing system using the same
JPS5789165A (en) Multicontrol system of external storage device