TH53299A - ระบบแถบความถี่ฐานแบบดิจิตอล - Google Patents

ระบบแถบความถี่ฐานแบบดิจิตอล

Info

Publication number
TH53299A
TH53299A TH201000108A TH0201000108A TH53299A TH 53299 A TH53299 A TH 53299A TH 201000108 A TH201000108 A TH 201000108A TH 0201000108 A TH0201000108 A TH 0201000108A TH 53299 A TH53299 A TH 53299A
Authority
TH
Thailand
Prior art keywords
signal processing
storage
processing unit
sets
under
Prior art date
Application number
TH201000108A
Other languages
English (en)
Inventor
ฟูร์เรอร์ นายไซมอน
ไมวัลด์ นายดีทริช
ช็อตต์ นายโวล์ฟกัง
Original Assignee
นายจักรพรรดิ์ มงคลสิทธิ์
นายดำเนิน การเด่น
นายต่อพงศ์ โทณะวณิก
นายวิรัช ศรีเอนกราธา
Filing date
Publication date
Application filed by นายจักรพรรดิ์ มงคลสิทธิ์, นายดำเนิน การเด่น, นายต่อพงศ์ โทณะวณิก, นายวิรัช ศรีเอนกราธา filed Critical นายจักรพรรดิ์ มงคลสิทธิ์
Publication of TH53299A publication Critical patent/TH53299A/th

Links

Abstract

DC60 (07/02/45) การประดิษฐ์นี้จัดให้มีระบบแถบความถี่ฐานสำหรับระบบสื่อสาร ด้วยวิทยุระยะสั้น ที่ซึ่งสอดคล้อง กับลักษณะเฉพาะแถบความถี่ฐาน บลูทูธ (Bluetooth) และถูกทำให้ เหมาะสมพอดี สำหรับการทำให้ เป็นผลทางปฏิบัติของฮาร์ดแวร์ ที่มีประสิทธิภาพ ที่จัดให้มีการ ออกแบบระบบ ย่อยเชิงวิทยุกำลัง ต่ำ ขนาดเล็ก และราคาต้นทุนต่ำ ระบบแถบความถี่ฐานนี้ประกอบ ด้วยชุด เครื่องรับส่งและชุดบัฟ เฟอร์(buffer) ที่ซึ่งทำให้ระบบ นี้มีการนับของวงจรเกตที่มี ประสิทธิภาพ และความสิ้น เปลืองกำลังงานที่ลดลง การ ออกแบบชุดเครื่องรับส่งอยู่ บนพื้นฐานของการ ดำเนิน กรรมวิธีสัญญาณแบบวิธี แนวท่อที่มีการควบคุมการ ไหลเส้นทางข้อมูลที่จ่ายออก ชุด เครื่องมือรับส่งดำเนินกรรม วิธีต่อชุดข้อมูลขาออกและชุด ข้อมูลขาเข้า และประกอบด้วยหลาย อัน ของชุดดำเนินกรรมวิธีสัญญาณ ที่เชื่อมต่อในลักษณะชุดลำดับ ที่ซึ่ง ทำให้แต่ละชุดดำเนินกรรมวิธี สัญ ญาณถูกให้สัญญาณนาฬิกาโดย สัญญาณนาฬิการ่วมกัน สายต่อ แบบวิธีถูกเชื่อมต่อเข้ากับ แต่ละชุด ดำเนินกรรมวิธีสัญญาณสำหรับ สวิตช์เปลี่ยนแต่ละชุดดำเนินกรรม วิธีสัญญาณระหว่าง แบบวิธีส่งและ แบบวิธีรับ สายต่อควบคุมที่ซึ่งแต่ ละชุดดำเนินกรรมวิธีสัญญาณถูก เชื่อมต่อเข้า ด้วย สื่อสาร สารสนเทศ ควบคุมการไหลไม่ว่าจะเป็นใน แบบวิธีส่งไปยังหนึ่งชุดหรือมากกว่า หนึ่ง ชุดดำเนินกรรมวิธีสัญญาณก่อน หน้า หรือในแบบวิธีรับไปยังหนึ่ง หรือมากกว่าหนึ่งชุดของชุด ดำเนิน กรรมวิธีสัญญาณที่ตามมา ชุดบัฟเฟอร์ ที่ประกอบด้วยระบบบัฟเฟอร์ที่ประยุกต์ ใช้แนว ความคิดองค์กรหน่วยความจำ อ่อนตัวได้ ที่ซึ่งนำไปสู่การทำให้เป็น ผลทางปฏิบัติที่มีประสิทธิภาพ ของ บัฟเฟอร์หรือองค์ประกอบเก็บรักษา ในรูปแบบของการนับของวงจรเกต และความสิ้นเปลือง กำลังงาน และยื่น เสนอความสามารถของการอ่อนตัวต่อ การแบ่งที่อยู่หน่วยความจำอย่างพลวัต สำหรับชุดข้อมูลผู้ใช้งานความยาว แปรเปลี่ยนได้ ระบบบัฟเฟอร์สำหรับ เก็บรักษาข้อมูลของ ชุดดำเนินกรรม วิธีชุดแรกและชุดดำเนินกรรมวิธีชุด ที่สองประกอบด้วยหลายอันขององค์ ประกอบ เก็บรักษาที่ซึ่งแต่ละองค์ ประกอบเก็บรักษามีชุดเก็บรักษา ชุดแรกและชุดเก็บรักษาชุดที่สอง ระบบย่อยของสวิตช์ถูกจัดให้มี ขึ้นสำหรับการสวิตช์เปลี่ยนแต่ละ องค์ประกอบเก็บรักษาระหว่าง แบบ วิธีแรกและแบบวิธีที่สอง ในแบบ วิธีแรกแต่ละชุดเก็บรักษาชุดแรก สามารถกำหนดที่อยู่ ได้โดยชุด ดำเนินกรรมวิธีชุดแรก และแต่ละ ชุดเก็บรักษาชุดที่สองสามารถกำหนด ที่อยู่ได้โดยชุด ดำเนินกรรมวิธีชุดที่สอง ในแบบวิธีที่สองแต่ละชุดเก็บรักษา ชุดที่สองสามารถกำหนดที่อยู่ได้ โดย ชุดดำเนินกรรมวิธีชุดแรก และแต่ละ ชุดเก็บรักษาชุดแรกสามารถกำหนด ที่อยู่ได้โดยชุดดำเนิน กรรมวิธีชุดที่สอง การประดิษฐ์นี้จัดให้มีระบบแถบความถี่ฐานสำหรับระบบสื่อสาร ด้วยวิทยุระยะสั้น ที่ซึ่งสอดคล้อง กับลักษณะเฉพาะแถบความถี่ฐาน บลูทูธ (Bluetooth) และถูกทำให้ เหมาะสมพอดี สำหรับการทำให้ เป็นผลทางปฏิบัติของฮาร์ดแวร์ ที่มีประสิทธิภาพ ที่จัดให้มีการ ออกแบบระบบ ย่อยเชิงวิทยุกำลัง ต่ำ ขนาดเล็ก และราคาต้นทุนต่ำ ระบบแถบความถี่ฐานนี้ประกอบ ด้วยชุด เครื่องรับส่งและชุดบัฟ เฟอร์ (buffer) ที่ซึ่งทำให้ระบบ นี้มีการนับของวงจรเกตที่มี ประสิทธิภาพ และความสิ้น เปลืองกำลังงานที่ลดลง การ ออกแบบชุดเครื่องรับส่งอยู่ บนพื้นฐานของการ ดำเนิน กรรมวิธีสัญญาณแบบวิธี แนวท่อที่มีการควบคุมการ ไหลเส้นทางข้อมูลที่จ่ายออก ชุด เครื่องมือรับส่งดำเนินกรรม วิธีต่อชุดข้อมูลขาออกและชุด ข้อมูลขาเข้า และประกอบด้วยหลาย อัน ของชุดดำเนินกรรมวิธีสัญญาณ ที่เชื่อมต่อในลักษณะชุดลำดับ ที่ซึ่ง ทำให้แต่ละชุดดำเนินกรรมวิธี สัญ ญาณถูกให้สัญญาณนาฬิกาโดย สัญญาณนาฬิการ่วมกัน สายต่อ แบบวิธีถูกเชื่อมต่อเข้ากับ แต่ละชุด ดำเนินกรรมวิธีสัญญาณสำหรับ สวิตช์เปลี่ยนแต่ละชุดดำเนินกรรม วิธีสัญญาณระหว่าง แบบวิธีส่งและ แบบวิธีรับ สายต่อควบคุมที่ซึ่งแต่ ละชุดดำเนินกรรมวิธีสัญญาณถูก เชื่อมต่อเข้า ด้วย สื่อสาร สารสนเทศ ควบคุมการไหลไม่ว่าจะเป็นใน แบบวิธีส่งไปยังหนึ่งชุดหรือมากกว่า หนึ่ง ชุดดำเนินกรรมวิธีสัญญาณก่อน หน้า หรือในแบบวิธีรับไปยังหนึ่ง หรือมากกว่าหนึ่งชุดของชุด ดำเนิน กรรมวิธีสัญญาณที่ตามมา ชุดบัฟเฟอร์ ที่ประกอบด้วยระบบบัฟเฟอร์ที่ประยุกต์ ใช้แนว ความคิดองค์กรหน่วยความจำ อ่อนตัวได้ ที่ซึ่งนำไปสู่การทำให้เป็น ผลทางปฏิบัติที่มีประสิทธิภาพ ของ บัฟเฟอร์หรือองค์ประกอบเก็บรักษา ในรูปแบบของการนับของวงจรเกต และความสิ้นเปลือง กำลังงาน และยื่น เสนอความสามารถของการอ่อนตัว การแบ่งที่อยู่หน่วยความจำอย่างพลวัต สำหรับชุดข้อมูลใช้งานความยาว แปรเปลี่ยนได้ ระบบบัฟเฟอร์สำหรับ เก็บรักษาข้อมูลของ ชุดดำเนินกรรม วิธีชุดแรกและชุดดำเนินกรรมวิธีชุด ที่สองประกอบด้วยหลายอันขององค์ ประกอบ เก็บรักษาที่ซึ่งแต่ละองค์ ประกอบเก็บรักษามีชุดเก็บรักษา ชุดแรกและชุดเก็บรักษาชุดที่สอง ระบบย่อยของสวิตช์ถูกจัดให้มี ขึ้นสำหรับการสวิตช์เปลี่ยนแต่ละ องค์ประกอบเก็บรักษาระหว่าง แบบ วิธีแรกและแบบวิธีที่สอง ในแบบ วิธีแรกแต่ละชุดเก็บรักษาชุดแรก สามารถกำหนดที่อยู่ ได้โดยชุด ดำเนินกรรมวิธีชุดแรก และแต่ละ ชุดเก็บรักษาชุดที่สองสามารถกำหนด ที่อยู่ได้โดยชุด ดำเนินกรรมวิธีชุดที่สอง ในแบบวิธีที่สองแต่ละชุดเก็บรักษา ชุดที่สองสามารถกำหนดที่อยู่ได้ โดย ชุดดำเนินกรรมวิธีชุดแรก และแต่ละ ชุดเก็บรักษาชุดแรกสามารถกำหนด ที่อยู่ได้โดยชุดดำเนิน กรรมวิธีชุดที่สอง

Claims (20)

1. อุปกรณ์สื่อสาร (30) สำหรับดำเนินกรรมวิธีชุดข้อมูลขาออกและชุดข้อมูล ขาเข้า อุปกรณ์ที่ประกอบด้วย หลายอัน ของชุดดำเนินกรรมวิธีสัญญาณ (40) ที่เชื่อมต่อในลักษณะชุดลำดับ แต่ละ ชุด ดำเนินกรรมวิธีสัญญาณ (40) ที่ถูก ให้สัญญาณนาฬิกาโดยสัญญาณนาฬิกา ร่วมกัน (32) สายสัญญาณแบบวิธี (34) ที่เชื่อมต่อกับแต่ละชุดดำเนินกรรม วิธีสัญญาณ (40) สำหรับสวิตช์ เปลี่ยน แต่ละชุดดำเนินกรรมวิธีสัญญาณ (40) ระหว่างแบบวิธีส่งและแบบวิธีรับ และ สายสัญญาณควบคุม (36) ที่ซึ่งแต่ละชุด ดำเนินกรรมวิธีสัญญาณ (40) ถูกเชื่อม ต่อเข้าด้วย สายสัญญาณควบคุม (36) ที่สื่อสาร สารสนเทศควบคุมการไหล ทั้งในแบบวิธีส่งไปยังหนึ่งหรือมาก กว่าหนึ่งชุดของชุดดำเนินกรรมวิธี สัญญาณก่อนหน้าหรือในแบบวิธี รับไปยังหนึ่งหรือมากกว่าหนึ่ง ชุดของชุด ดำเนินกรรมวิธีสัญญาณ ที่ตามมา
2. อุปกรณ์สื่อสารสำหรับดำเนินกรรมวิธีชุดข้อมูลขาออก อุปกรณ์ที่ประกอบด้วย หลายอันของชุดดำเนินกรรมวิธีสัญญาณ (40) ที่เชื่อมต่อใน ลักษณะชุดลำดับ แต่ละชุด ดำเนินกรรมวิธีสัญญาณ (40) ที่ถูก ให้สัญญาณนาฬิกาโดยสัญญาณนาฬิการ่วมกัน (32) และ สายสัญญาณคสบคุม (36) ที่ซึ่งแต่ละชุดดำเนินกรรมวธีสัญญาณ (40) ถูกเชื่อมต่อเข้าด้วย สายสัญญาณควบคุม (36) ที่สื่อสาร สารสนเทศควบคุมการไหลไปยังหนึ่งหรือมากกว่าหนึ่งชุดของ ชุด ดำเนินกรรมวิธีสัญญาณ (40) ก่อนหน้า
3. อุปกรณ์สื่อสารสำหรับดำเนินกรรมวิธีชุดข้อมูลขาเข้า อุปกรณ์ที่ประกอบด้วย หลายอันของชุดดำเนินกรรมวิธีสัญญาณ (40) ที่เชื่อมต่อใน ลักษณะชุดลำดับที่จัดรูปแบบ กระบวนการดำเนินกรรมวิธีสัญญาณ ด้วยวิธีนี้ แต่ละชุดดำเนินกรรมวิธีสัญญาณ (40) ที่ถูกให้ สัญญาณนาฬิกาโดยสัญญาณนาฬิการ่วมกัน (32) และ สายสัญญาณควบคุม (36) ที่ซึ่งแต่ละชุดดำเนินกรรมวิธี สัญญาณ (40) ถูกเชื่อมต่อเข้าด้วย สายสัญญาณควบคุม (36) ที่ สื่อสาร สารสนเทศควบคุมการไหลไปยังหนึ่งหรือมากกว่าหนึ่ง ชุดของ ชุดดำเนินกรรมวิธีสัญญาณ (40) ที่ตามมาในกระบวนการดำ เนินกรรมวิธีสัญญาณ
4. อุปกรณ์ตามข้อใดข้อหนึ่งของข้อถือสิทธิ 1 ถึง 3 ที่ซึ่ง แต่ละชุดดำเนินกรรมวิธีสัญญาณ (40) ประกอบด้วยชุดมัลติ เพล็กซ์ (42,43)
5. อุปกรณ์ตามข้อใดข้อหนึ่งของข้อถือสิทธิ 1 ถึง 3 ที่ซึ่ง แต่ละชุดดำเนินกรรมวิธีสัญญาณ (40) ประกอบด้วยชุดมัลติ เพล็กซ์ (42) ที่ทางป้อนเข้าของมันและตัวถอนมัลติเพล็กซ์ (43) ที่ทาง ป้อนออกของมัน
6. อุปกรณ์ตามข้อใดข้อหนึ่งของข้อถือสิทธิ 1 ถึง 3 ที่ซึ่ง แต่ละชุดดำเนินกรรมวิธีสัญญาณ (40) ถูกเชื่อมต่อผ่านทาง ชุดลอจิก (38) เข้ากับสายสัญญาณควบคุม (36)
7. อุปกรณ์ตามข้อถือสิทธิ 6 ที่ซึ่งชุดลอจิก (38) ประกอบ ด้วยเกต OR
8. อุปกรณ์ตามข้อใดข้อหนึ่งของข้อถือสิทธิ 1 ถึง 3 ที่ซึ่ง สารสนเทศควบคุมการไหล ประกอบด้วยสารสนเทศจับถือที่ชี้แสดง ชุดดำเนินกรรมวิธีสัญญาณ (40) ที่ได้รับสารสนเทศจับถือ เพื่อ หยุดการดำเนินกรรมวิธี
9. อุปกรณ์ตามข้อถือสิทธิ 1 ที่ซึ่งแต่ละชุดดำเนินกรรมวิธี สัญญาณ (40) ใช้งานได้สำหรับ แบบวิธีส่งและรับ
10. ชุดรับส่ง (20) ที่ประกอบด้วยตัวควบคุมเครื่องรับส่ง (22) และอุปกรณ์สื่อสาร (30) ตาม ข้อใดข้อหนึ่งของข้อถือ สิทธิ 1 ถึง 9 ทั้งสองตัวที่ถูกเชื่อมต่อระหว่างกัน ชุดรับ ส่ง (20) ถูกดัด แปลงให้เหมาะเพื่อสื่อสารกับชุดบัฟเฟอร์ (50) ผ่านทางระบบบัส (2)
11.ระบบบัฟเฟอร์ (60) สำหรับเก็บรักษาข้อมูลของชุดดำเนิน กรรมวิธีชุดแรก (10,11) และ ชุดดำเนินกรรมวิธีชุดที่สอง (20) ที่ประกอบด้วย หลายอันขององค์ประกอบเก็บรักษา (65) แต่ละอันที่ประกอบ ด้วยชุดเก็บรักษาชุดแรก (61) และชุดเก็บรักษาชุดที่สอง (62) หลายอันของระบบย่อยของสวิตช์ (74) สำหรับสวิตช์เปลี่ยน องค์ประกอบเก็บรักษา (65) ใน ระหว่างแบบวิธีแรกและแบบวิธี ที่สอง ที่กำหนดลักษณะเฉพาะโดย ในแบบวิธีแรกแต่ละชุดเก็บรักษาชุดแรก (61) ที่กำหนดที่ อยู่ได้โดยชุดดำเนินกรรมวิธีชุด แรก (10,11) และแต่ละชุด เก็บรักษาชุดที่สอง (62) ที่กำหนดที่อยู่ได้โดยชุดดำเนิน กรรมวิธีชุดที่ สอง (20) และ ในแบบวิธีที่สองแต่ละชุดเก็บรักษาชุดที่สอง (62) ที่กำหนด ที่อยู่ได้โดยชุดดำเนินกรรมวิธี ชุดแรก (10,11) และชุดเก็บ รักษาชุดแรก (61) ที่กำหนดที่อยู่ได้โดยชุดดำเนินกรรมวิธี ชุดที่สอง (20)
12.ระบบบัฟเฟอร์ตามข้อถือสิทธิ 11 ที่ซึ่งแต่ละองค์ประกอบ เก็บรักษา (65) ประกอบด้วย หลายอันของเซลล์
13. ระบบบัฟเฟอร์ตามข้อถือสิทธิ 11 ที่ประกอบเพิ่มเติมด้วย ตัวถอดรหัสที่อยู่ตัวแรก (71) สำหรับเลือกสรรหนึ่งองค์ ประกอบเก็บรักษา (65) สำหรับเขียนและอ่านข้อมูลโดยชุดดำ เนินกรรม วิธีชุดแรก (10,11)
14.ระบบบัฟเฟอร์ตามข้อถือสิทธิ 11 ที่ประกอบเพิ่มเติมด้วย ตัวถอดรหัสที่อยู่ตัวที่สอง (72) สำหรับเลือกสรรหนึ่งองค์ ประกอบเก็บรักษา (65) สำหรับเขียนและอ่านข้อมูลโดยชุดดำ เนิน กรรมวิธีชุดที่สอง (20)
15. ระบบบัฟเฟอร์ตามข้อถือสิทธิ 11 ที่ซึ่งแต่ละระบบย่อยของ สวิตช์ (74) ประกอบด้วย หลายอันของสวิตช์เข้าถึง (75)
16.ระบบบัฟเฟอร์ตามข้อถือสิทธิ 11 และ 15 ข้อใดข้อหนึ่งที ประกอบเพิ่มเติมด้วยชุดตัว ควบคุม (52) ที่มีตัวลงทะเบียน สวิตช์บัฟเฟอร์ (76) สำหรับควบคุมแต่ละระบบย่อยของ สวิตช์ (74)
17. ระบบแถบความถี่ฐานที่ประกอบด้วยอุปกรณ์สื่อสาร (30) ตาม ข้อใดข้อหนึ่งของข้อถือ สิทธิ 1 ถึง 9 และระบบบัฟเฟอร์ (60) ตามข้อใดข้อหนึ่งของข้อถือสิทธิ 11 ถึง 16 ทั้งสองกรณีที่ ถูก เชื่อมต่อผ่านทางระบบบัส (2)
18.วิธีการสำหรับเก็บรักษาข้อมูลของชุดดำเนินกรรมวิธีชุด แรก (10,11) และชุดดำเนิน กรรมวิธีชุดที่สอง (20) ใน ระบบบัฟเฟอร์ (60) ที่ประกอบด้วยหลายอันขององค์ประกอบเก็บ รักษา (65) แต่ละองค์ประกอบเก็บรักษา (65) ประกอบด้วยชุด เก็บรักษาชุดแรก (61) และชุดเก็บรักษาชุด ที่สอง (62) วิธี การที่ประกอบด้วย การสวิตช์เปลี่ยนแต่ละองค์ประกอบเก็บรักษา (65) ระหว่าง แบบวิธีแรกและแบบวิธีที่สอง ในแบบวิธีแรกที่กำหนดที่อยู่แต่ละชุดเก็บรักษาชุดแรก (61) โดยชุดดำเนินกรรมวิธีชุดแรก (10,11) และที่กำหนดที่อยู่แต่ ละชุดเก็บรักษาชุดที่สอง (62) โดยชุดดำเนินกรรมวิธีชุดที่ สอง (20) และ ในแบบวิธีที่สองที่กำหนดที่อยู่แต่ละชุดเก็บรักษาชุดที่ สอง (62) โดยชุดดำเนินกรรมวิธีชุด แรก (10,11) และที่กำหนด ที่อยู่แต่ละชุดเก็บรักษาชุกแรก (61) โดยชุดดำเนินกรรมวิธี ชุดที่สอง (20)
19.วิธีการตามข้อถือสิทธิ 18 ที่ประกอบเพิ่มเติมด้วยการ เลือกสรรหลายองค์ประกอบเก็บ รักษา (65) และการรวมมันทั้ง หลายเข้าเป็นหนึ่งหรือมากกว่าหนึ่งบล็อกเก็บรักษา (66) ที่ ประกอบ ด้วยบล็อกเก็บรักษาบล็อกแรกและบล็อกเก็บรักษาบล็อกที่ สอง
20. วิธีการตามข้อถือสิทธิ 19 ที่ประกอบเพิ่มเติมด้วย การสวิตช์เปลี่ยนแต่ละบล็อกเก็บรักษา (66) ระหว่างแบบวิธีแรกและแบบวิธี ที่สอง ในแบบวิธีแรกที่กำหนดที่อยู่แต่ละบล็อกเก็บรักษาบล็อกแรกโดย ชุดดำเนินกรรมวิธีชุดแรก (10,11) และที่กำหนดที่อยู่แต่ละ บล็อกเก็บรักษาบล็อกที่สองโดยชุดดำเนินกรรมวิธีชุดที่สอง (20) และ ในแบบวิธีที่สองที่กำหนดที่อยู่แต่ละบล็อกเก็บรักษาบล็อก ที่สองโดยชุดดำเนินกรรมวิธีชุด แรก (10,11) และที่กำหนดที่ อยู่แต่ละบล็อกเก็บรักษบล็อกแรกโดยชุดดำเนินกรรมวิธีชุดที่ สอง (20)
TH201000108A 2002-01-14 ระบบแถบความถี่ฐานแบบดิจิตอล TH53299A (th)

Publications (1)

Publication Number Publication Date
TH53299A true TH53299A (th) 2002-09-26

Family

ID=

Similar Documents

Publication Publication Date Title
CA2431134A1 (en) Digital baseband system
CA2297836C (en) Multi-port internally cached drams
US10043491B2 (en) Semiconductor device and data processing system selectively operating as one of a big endian or little endian system
US6507581B1 (en) Dynamic port mode selection for crosspoint switch
US20060123152A1 (en) Inter-processor communication system for communication between processors
JPH03105789A (ja) 半導体記憶装置
US6260086B1 (en) Controller circuit for transferring a set of peripheral data words
US5572676A (en) Network I/O device having fifo for synchronous and asynchronous operation
US6336145B2 (en) Interprocessor communication interface with message unit coupled to next interface and to internal receive and send buffer
US20100262754A1 (en) Cpu data bus pld/fpga interface using dual port ram structure built in pld
CN114968097B (zh) 一种存储器及其数据操作方法
JPS5856889B2 (ja) バツファ切替方式
US5379395A (en) Semiconductor integrated circuit for central processor interfacing which enables random and serial access to single port memories
KR100318849B1 (ko) Cdma 이동통신 시스템에서의 cpu 및 dsp간인터페이스 장치
CN121237143B (zh) 伪静态随机访问存储器及其访问方法、io接口、电子设备
JP2971006B2 (ja) シリアル通信方法およびシリアル通信コントローラ
KR0155336B1 (ko) 멀티채널 정합회로
KR20050060688A (ko) 고속 시리얼라인을 이용한 유엠티에스 기지국의 이중화버스제어장치
KR0121116Y1 (ko) 다수프로세서간 메세지 송수신장치
KR100243010B1 (ko) 이더넷 버퍼메모리 제어기
WO2006085854A3 (en) An apparatus for performing and coordinating data storage functions
JPH10210084A (ja) データ送受信装置
JPH10320175A (ja) エンディアン変換方式
JPH03942B2 (th)
KR20010103319A (ko) 엠피씨8260 모듈을 사용한 에이티엠/100베이스 티,10베이스 티변환장치