TH52616A - วงจรคูณความถี่ดิจิตอล - Google Patents
วงจรคูณความถี่ดิจิตอลInfo
- Publication number
- TH52616A TH52616A TH101005129A TH0101005129A TH52616A TH 52616 A TH52616 A TH 52616A TH 101005129 A TH101005129 A TH 101005129A TH 0101005129 A TH0101005129 A TH 0101005129A TH 52616 A TH52616 A TH 52616A
- Authority
- TH
- Thailand
- Prior art keywords
- signal
- multiplexer
- output
- integer
- input signal
- Prior art date
Links
- 230000037361 pathway Effects 0.000 claims 1
Abstract
DC60 (10/01/45) วงจรคูณความถี่แบบดิจิตอลจะทำให้มีการคูณความถี่ที่ไม่ใช้จำนวนเต็มของ สัญญาณอินพุต. มัลติเพลกเซอร์จะรับสัญญาณอินพุต และตัวคูณที่เป็นจำนวนเต็มของสัญญาณ อินพุตดังกล่าวเข้ามา. สัญญาณควบคุมมัลติเพลกเซอร์จะเลือกว่ามัลติเพลกเซอร์จะส่ง สัญญาณ ใดออกไปเป็นเอาต์พุตและจะใช้เวลานานเพียงใด. เครื่อง นับที่ถูกสร้างสัญญาณนาฬิกาโดยหนึ่ง ในสัญญาณต่าง ๆ จะ จัดเตรียมสัญญาณควบคุมมัลติเพลกเซอร์ขึ้นมา . มัลติเพลกเซอร์ ดังกล่าวจะ ส่งวงรอบของสัญญาณนาฬิกาตามจำนวนที่ได้กำหนดไว้ ล่วงหน้าของแต่ละสัญญาณออกไปเป็น เอาต์พุตเพื่อสร้างความถี่ ที่ไม่ใช่จำนวนเต็มตามที่ต้องการซึ่งคูณด้วยสัญญาณอิน พุตดังกล่าว. การประดิษฐ์นี้จะทำให้ เกิดการคูณความถี่โดยไม่ต้องใช้เฟสล็อคลูป (PLL). วงจรคูณความถี่แบบดิจิตอลจะทำให้มีการคูณความถี่ที่ไม่ใช่จำนวนเต็มของ สัญญาณอินพุต. มัลติเพลกเซอร์จะรับสัญญาณอินพุต และตัวคูณที่เป็นจำนวนเต็มของสัญญาณ อินพุตดังกล่าวเข้ามา. สัญญาณควบคุมมัลติเพลกเซอร์จะเลือกว่ามัลติเพลกเซอร์จะส่ง สัญญาณ ใดออกไปเป็นเอาต์พุตและจะใช้เวลานานเพียงใด. เครื่อง นับที่ถูกสร้างสัญญาณนาฬิกาโดยที่หนึ่ง ในสัญญาณต่าง ๆ จะ จัดเตรียมสัญญาณควบคุมมัลติเพลกเซอร์ขึ้นมา. มัลติเพลกเซอร์ ดังกล่าวจะ ส่งวงรอบของสัญญาณนาฬิกาตามจำนวนที่ได้กำหนดไว้ ล่วงหน้าของแต่ละสัญญาณออกไปเป็น เอาต์พุตเพื่อสร้างความถี่ ที่ไม่ใช่จำนวนเต็มต้องการที่ต้องการซึ่งคูณด้วยสัญญาณอิน พุตดังกล่าว. การประดิษฐ์นี้จะทำให้ เกิดการคูณความถี่โดยไม่ต้องใช้เฟคสล็อคลูป (PLL).
Claims (1)
1. วงจรคูณความถี่แบบดิจิตอลซึ่งประกอบด้วย วิถีทางในการคูณความถี่สำหรับรับสัญญาณอินพุตที่มีความถี่ ตามที่กำหนดและ สร้างสัญญาณช่วงกลางของความถี่ที่เป็นตัว คูณจำนวนเต็มของความถี่ที่กำหนดให้ของสัญญาณ อินพุต; วิถีทางในการเลือกสัญญาณที่มีการติดต่อสื่อสารกับวิถีทาง ในการคูณความถี่ เพื่อรับสัญญาณอินพุตและสัญญาณช่วงกลาง เข้ามาและเลือกสัญญาณอินพุตออกไปเป็นเอาต์พุต เป็นระยะเวลา เท่ากับคาบเวลาที่หนึ่งตามที่ได้กำหนดไว้ล่วงหน้าและ สัญญาณช่วงกลางเป็นระยะ เวลาเท่ากับคาบเวลาที่สองตแท็ก :
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH52616A true TH52616A (th) | 2002-08-21 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MY126186A (en) | Digital frequency multiplier | |
| ATE297607T1 (de) | Frequenzteilung/vervielfachung mit minimierung des jitters | |
| US6661261B2 (en) | Programmable divider with built-in programmable delay chain for high-speed/low power application | |
| CN101419483B (zh) | 基于锁相环的时钟发生器及时钟发生方法 | |
| JP5722356B2 (ja) | 低電力非同期カウンタ及び方法 | |
| DE60217123D1 (de) | Pll-zyklusschlupfkompensation | |
| AU2002306864A8 (en) | An arbitrary waveform synthesizer using a free-running ring oscillator | |
| US8704557B2 (en) | High-speed non-integer frequency divider circuit | |
| JPH0439690B2 (th) | ||
| US20030184350A1 (en) | Device for programmable frequency divider | |
| US6798266B1 (en) | Universal clock generator using delay lock loop | |
| CN107222210B (zh) | 一种可由spi配置数字域时钟相位的dds系统 | |
| US6956922B2 (en) | Generating non-integer clock division | |
| TH52616A (th) | วงจรคูณความถี่ดิจิตอล | |
| US20040213369A1 (en) | Non-integer frequency divider circuit | |
| JP3935274B2 (ja) | クロック切替回路 | |
| KR101349587B1 (ko) | 단일 클럭 경로를 사용하는 1분주이상의 클럭 분주 회로 | |
| KR102403183B1 (ko) | 디지털 클럭 생성 장치 및 방법 | |
| JP2007053685A (ja) | 半導体集積回路装置 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| Aguiar et al. | Oscillatorless clock multiplication | |
| JP2547723B2 (ja) | 分周回路 | |
| JP2022156708A (ja) | クロック同期回路、半導体装置、及びクロック同期方法 | |
| JP2002185310A (ja) | プリスケーラ装置および分周方法 | |
| KR19980077312A (ko) | 디지탈 지연 고정 루프장치 |