TH4674A - วงจรรักษาเสถียรภาพของความถี่ในระบบดิจิตอลเฟสล็อคลูป - Google Patents

Abstract

เครื่องรับทีวีแบบดิจิตอลจะประกอบด้วยระบบเฟสล็อคลูปส่วนที่หนึ่งซึ่งจะให้สัญญาณนาฬิกาที่ถูกแซมปลิ้ง(sampling)ซึ่งจะล็อคกับส่วนของสัญญาณซิงค์ของเส้นสแกนตามแนวนอนของสัญยาณประกอบวีดีโอเฟสล็อคลูปแบบดิจิตอลส่วนที่สองจะถูกป้อนสัญญาณนาฬิกาด้วยสัญญาณนาฬิกาซัมปลิ้งและจะให้สัญญาณดิจิตอลที่มีเฟสเครื่องรับทีวีแบบดิจิตอลจะประกอบด้วยระบบเฟสล็อคลูปส่วนที่หนึ่งซึ่งจะให้สัญญาณนาฬิกาที่ถูกแซมปลิ้ง(sampling)ซึ่งจะล็อคกับส่วนของสัญญาณซิงค์ของ เส้นสแกนตามแนวนอนของสัญยาณประกอบวีดีโอเฟสล็อคลูปแบบดิจิตอลส่วนที่สองจะถูกป้อนสัญญาณนาฬิกาด้วยสัญญาณนาฬิกาซัมปลิ้งและจะให้สัญญาณดิจิตอลที่มีเฟสล็อคกับสัญญาณเบิสท์สีสัญญาณดิจิตอลนี้ถูกใช้เป็นเสมือนสัญญาณสับแคร์เรียร์ที่ถูกสร้างขึ้นใหม่เพื่อซิงค์(กำหนดความร้อนกัน)การคีโมดูเลทส่วนของโครมิแนนซ์ของสัญญาณประกอบวีดีโอในสัญญาณความต่างสีIและ(อักษรเคมี)เพื่อชดเชยการเปลี่ยนแปลงความถี่ของสัญญาณซับแคร์เรียร์ที่ถูกสร้างขึ้นใหม่ซึ่งเกิดจากการเปลี่ยน แปลงความถี่ของสัญญาณนาฬิกาที่ล็อคกับเส้นสแกนดิจิตอลเฟสล็อคลูปส่วนที่สามจะให้สัญญาณเอาท์พุทที่มีเฟสล็อคกับเฟสของสัญญาณอ้างอิงที่ได้จากออสซิเลเตอร์ที่ถูกควบคุมด้วยแร่คริสตอลสัญญาณควบคุมจากเฟสล็อคลูปส่วนที่สามจะถูกป้อนไปยังเฟสล็อคลูปส่วนที่สองเพื่อชดเชยการเปลี่ยนแปลงความถี่ของสัญญาณซัมแคร์เรียร์ที่ถูกสร้างขึ้นใหม่ได้อย่างมั่นคงซึ่งการเปลี่ยนแปลงความถี่ดังกล่าวถูกเหนี่ยวนำมาจากสัญญาณนาฬิกา

Claims (3)

1.วงจรที่รวมถึงแหล่งกำเนิดของสัญญาณนาฬิกา,ความถี่ขณะหนึ่งซึ่งเปลี่ยนแปลงไปตามความถี่ของนาฬิกาที่ระบุไว้อย่างแน่นอน,และดิจิตอลซิเลเตอร์ตัวแรกที่ตอบสนองต่อสัญญาณนาฬิกาดังกล่าวและตอบสนองต่อสัญญาณควบคุมความถี่ส่วนที่หนึ่งเพื่อให้ได้สัญญาณเอาท์พุทที่มีความถี่ที่ถูกกำหนดค่าไว้ก่อนซึ่งการเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาดังกล่าวจะเป็นสาเหตุให้เกิดการเปลี่ยนแปลงความถี่ของสัญญาณเอาท์พุทดังกล่าวที่ตรงกัน,วงจรสำหรับกำจัดการเปลี่ยนแปลงความ ถี่ของสัญญาณเอาท์พุทดังกล่าวประกอบด้วย ส่วนสำหรับปรับปรุงสัญญาณอ้างอิงขึ้นต่อไปที่มีความถี่คงที่ เฟสล็อคลูปที่รวมถึง ดิจิตอลออสซิเลเตอร์ตัวที่สองที่ตอบสนองต่อสัญญาณนาฬิกาดังกล่าวและตอบสนองต่อสัญญาณควบคุมความถี่ส่วนที่สองเพื่อให้ได้สัญญาณออสซิเลทที่มีความถี่เหมือนกับความถี่ของสัญญาณอ้างอิงดังกล่าวซึ่งการเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาดังกล่าวจะเป็นสาเหตุให้เกิดความเปลี่ยนแปลงความถี่ของสัญญาณออสซิเลทดังกล่าวที่ตรงกันและ ส่วนที่ต่อกับแหล่งกำเนิดของสัญญาณอ้างอิงดังกล่าวเพื่อปรับปรุงสัญยาณควบคุมความถี่ส่วนที่สองดังกล่าวซึ่งจะเป็นสัดส่วนกับความแตกต่างของเฟสระหว่างสัญญาณอ้างอิงดังกล่าวและสัญญาณออสซิเลทดังกล่าวและจะเป็นการชดเขยเฟสล็อคลูปดังกล่าวในส่วนของการเปลี่ยนแปลงความถี่ของสัญญาณออสซิเลทดังกล่าวซึ่งมีความสัมพันธ์กับสัญญาณนาฬิกาดังกล่าว ส่วนที่ตอบสนองต่อสัญญาณควบคุมความถี่ส่วนที่สองดังกล่าวเพื่อปรับปรุงค่าควบคุมความถี่มาตรฐานซึ่งเป็นตัวแทนของค่าของสัญญาณควบคุมความถี่ส่วนที่สองดังกล่าวเมื่อความถี่ของสัญญาณนาฬิกาดังกล่าวเท่ากับความถี่ของนาฬิกาที่ระบุไว้ อย่างแน่นอนดังกล่าว ส่วนสำหรับรวมค่าควบคุมความถี่มาตรฐานดังกล่าวเข้ากับสัญญาณควบคุมความถี่ส่วนที่สองดังกล่าวเพื่อสร้างเป็นสัญญาณแก้ไขซึ่งเป็นตัวแทนของการเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาดังกล่าวในส่วนของความถี่ของนาฬิกาที่ระบุไว้อย่างแน่นอนดังกล่าวและจะไม่ขึ้นอยู่กับสัญญาณอ้างอิงขึ้นต่อไปดังกล่าว และ ส่วนที่ต่อกับส่วนสำหรับปรับปรุงสัญญาณแก้ไขดังกล่าวเพื่อดัดแปลงสัญญาณควบคุมความถี่ส่วนที่หนึ่งดังกล่าวด้วยสัญญาณแก้ไขดังกล่าวเพื่อจำกัดความไม่คงที่ของความถี่ในสัญญาณเอาท์พุทดังกล่าวที่ตรงกับความไม่คงที่ของความถี่ในสัญญาณนาฬิกาดังกล่าว 2.ชุดอุปกรณ์ที่ประกอบด้วย ขั้วสำหรับจ่ายความถี่ชั่วขณะซึ่งเปลี่ยนแปลงไปตามความถี่ของนาฬิกาที่ระบุไว้อย่างแน่นอนให้แก่สัญญาณนาฬิกา ดิจิตอลออสซิเลเตอร์ที่ตอบสนองต่อสัญญาณนาฬิกาดังกล่าวและตอบสนองต่อสัญญาณควบคุมความถี่ส่วนที่หนึ่งเพื่อปรับปรุงสัญญาณเอาท์พุทที่มีความถี่ที่ถูกกำหนดค่าไว้ก่อนซึ่งการเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาจะเป็นสาเหตุให้เกิดการแปลี่ยนแปลงความถี่ของสัญญาณเอาท์พุทดังกล่าวที่ตรงกัน ส่วนสำหรับปรับปรุงสัญญาณอ้างอิงที่มีความถี่คงที่ เฟสล็อคลูปที่รวมถึง ออสซิเลเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องซึ่งตอบสนองต่อสัญญาณนาฬิกาดังกล่าวและตอบสนองต่อสัญญาณควบคุมความถี่ส่วนที่สองเพื่อให้ได้สัญญาณออสซิเลทที่มีความถี่เหมือนกับความถี่ของสัญญาณอ้างอิงดังกล่าวซึ่งการเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาดังกล่าวจะเป็นสาเหตุให้เกิดการเปลี่ยนแปลงความถี่ของสัญญาณที่ได้จากออสซิเลเตอร์ที่ออสซิเลทที่เลาที่ไม่ต่อเนื่องที่ตรงกัน ส่วนที่รวมถึงส่วนการเปรียบเทียบเฟสซึ่งต่ออยู่กับแหล่งกำเนิดของสัญญาณอ้างอิงดังกล่าวและต่ออยู่กับออสซิเลเตอร์ที่ออสซิเลทที่เวลาที่ไม่ต่อเนื่องเพื่อปรับปรุงสัญญาณควบคุมความถี่ส่วนที่สองดังกล่าวซึ่งเป็นตัวแทนของความแตกต่างของเฟสระหว่างสัญญาณอ้างอิงดังกล่าวและสัญญาณออสซิเลเตอร์ดังกล่าวและจะเป็นการชดเชยเฟสล็อคลูปดังกล่าวในส่วนของการเปลี่ยนแปลงความถี่ของสัญญาณออสซิเลทดังกล่าวซึ่งมีความสัมพันธ์กับสัญญาณนาฬิกาดังกล่าว ส่วนที่ตอบสนองต่อสัญญาณควบคุมความถี่ส่วนที่สองดังกล่าวเพื่อปรับปรุงค่าควบคุมความถี่มาตรฐานซึ่งเป็นตัวแทนของค่าของสัญญาณควบคุมความถี่ส่วนที่สองดังกล่าวเมื่อความถี่ของสัญญาณนาฬิกาดังกล่าวเท่ากับความถี่ของนาฬิกาที่ระบุไว้ อย่างแน่นอนดังกล่าว ส่วนสำหรับรวมค่าควบคุมความถี่มาตรฐานดังกล่าวเข้ากับสัญญาณควบคุมความถี่ส่วนที่สองดังกล่าวเพื่อสร้างเป็นสัญญาณแก้ไขซึ่งเป็นตัวแทนของการเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาที่ระบุไว้อย่างแน่นอนดังกล่าวและจะไม่ขึ้น อยู่กับสัญญาณอ้างอิงดังกล่าว และ ส่วนรวมค่าที่ต่อกับส่วนสำหรับปรับปรุงสัญญาณแก้ไขดังกล่าวเพื่อรวมสัญญาณควบคุมความถี่ส่วนที่หนึ่งดังกล่าวเข้ากับสัญญาณแก้ไขดังกล่าวเข้าด้วยกันเพื่อให้ได้เป็นสัญญาณควบคุมความถี่ส่วนที่หนึ่งที่ดัดแปลงแล้วสำหรับป้อนให้กับดิจิตอลออสซิเลเตอร์ดังกล่าวเพื่อกำจัดการเปลี่ยนแปลงความถี่ของสัญญาณเอาท์พุทดังกล่าวซึ่งมีความสัมพันธ์กับสัญญาณนาฬิกาดังกล่าว 3.ชุดอุปกรณ์ตามที่ระบุไว้ในข้อถือสิทธิที่2ที่ซึ่งส่วนสำหรับปรับปรุงสัญญาณแก้ไขดังกล่าวจะรวมถึงส่วนการสัญญาณที่มีอินพุทพอร์ทส่วนที่สองต่อไปเพื่อรับค่าความคุมความถี่มาตรฐานดังกล่าวและเอาท์พุทพอร์ทที่จะให้สัญญาณแก้ไขดังกล่าวแก่ส่วนร่วมค่าดังกล่าว 4.ชุดอุปกรณ์ตามที่ระบุในข้อถือสิทธิที่2ที่ซึ่ง สัญญาณแก้ไขดังกล่าวจะเท่ากับอัตราส่วนของความของนาฬิกาที่ระบุไว้อย่างแน่นอนดังกล่าวของสัญญาณนาฬิกาดังกล่าว และ ส่วนรวมค่าดังกล่าวที่รวมถึงวงจรคูณเพื่อปรับปรุงสัญญาณควบคุมความถี่ส่วนที่หนึ่งที่ดัดแปลงแล้วดังกล่าวซึ่งจะเท่ากับผลของสัญญาณควบคุมความถี่ส่วนที่หนึ่งดังกล่าวและสัญญาณแก้ไขดังกล่าว 5.ชุดอุปกรณ์ตามที่ระบุในข้อถือสิทธิที่2ที่ซึ่ง สัญญาณแก้ไขดังกล่าวเท่ากับอัตราส่วนของความถี่ของนาฬิกาที่ระบุไว้อย่างแน่นอนดังกล่าวกับความถี่ของสัญญาณนาฬิกาดังกล่าว และ ส่วนรวมค่าดังกล่าวที่รวมถึง วงจรลบสำหรับกลบการรวมเป็นหนึ่งเดียวกัน(unity)ออกจากสัญญาณแก้ไขดังกล่าว ส่วนการสเกลสำหรับคูณสัญญาณที่ได้จากวงจรลบดังกล่าวด้วยค่าที่ถูกกำหนดไว้ก่อน และ วงจรบวกสำหรับบวกสัญญาณที่ได้จากส่วนการสเกลดังกล่าวเข้ากับสัญญาณควบคุมความถี่ส่วนที่หนึ่งดังกล่าวเพื่อให้ได้สัญญาณควบคุมความถี่ส่วนที่หนึ่งที่ดัดแปลงแล้วซึ่งมีค่าประมาณผลของสัญญาณควบคุมความถี่สัญญาณส่วนที่หนึ่งดังกล่าวกับสัญญาณแก้ไขดังกล่าว 6.ชุดอุปกรณ์ประกอบด้วย ขั้วสำหรับป้อนสัญญาณนาฬิกาซึ่งแสดงให้เห็นถึงความไม่คงที่ของความถี่ ดิจิตอลออสซิเลเตอร์ที่ตอบสนองต่อสัญญาณนาฬิกาและสัญญาณควบคุมความถี่ส่วนที่หนึ่งดังกล่าวเพื่อปรับปรุงสัญญาณเอาท์พุทที่มีความถี่ตามที่ถูกกำหนดไว้ก่อนที่ซึ่งความไม่คงที่ของความถี่ในสัญญาณนาฬิกาดังกล่าวจะเป็นสาเหตุให้เกิดความไม่คงที่ของความถี่ในสัญญาณเอาท์พุทดังกล่าวที่ตรงกัน ส่วนสำหรับปรับปรุงสัญญาณอ้างอิงที่มีความถี่ที่คงที่ เฟสล็อคลูปที่รวมถึง ออสซิเลเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องซึ่งตอบสนองต่อสัญญาณนาฬิกาดังกล่าวและตอบสนองต่อสัญญาณควบคุมความถี่ส่วนที่สองเพื่อให้ได้สัญญาณออสซิเลทที่มีความถี่เหมือนกับความถี่ของสัญญาณอ้างอิงดังกล่าวซึ่งความไม่คงที่ของความถี่ของสัญญาณนาฬิกาดังกล่าวจะเป็นสาเหตุให้เกิดความไม่คงที่ของความถี่ในสัญญาณที่ได้จากออสซิเลเตอร์ที่ออสซิเลทที่เวลาที่ไม่ต่อเนื่องที่ตรงกันและ ส่วนที่รวมถึงส่วนการเปรียบเทียบเฟสซึ่งต่ออยู่กับแหล่งกำเนิดของสัญญาณอ้างอิงดังกล่าวและต่ออยู่กับออสซิเลเตอร์ที่ออสซิเลทที่เวลาที่ไม่ต่อเนื่องเพื่อปรับปรุงสัญญาณควบคุมความถี่ส่วนที่สองดังกล่าวซึ่งเป็นตัวแทนของความแตกต่างของเฟสระหว่างสัญญาณอ้างอิงดังกล่าวและสัญญาณออสซิเลทดังกล่าวและจะเป็นการชดเชยเฟสล็อคลูปดังกล่าวในส่วนของความไม่คงที่ของความถี่ของสัญญาณออสซิเลทดังกล่าวซึ่งมีความสัมพันธ์กับสัญญาณนาฬิกาดังกล่าว ส่วนรวมค่าที่ต่อไปเพื่อรับสัญญาณแก้ไขเพื่อรวมสัญญาณแก้ไขดังกล่าวเข้ากับสัญญาณควบคุมความถี่ส่วนที่หนึ่งดังกล่าวให้เกิดเป็นสัญญาณควบคุมความถี่ส่วนที่หนึ่งที่ดัดแปลงแล้วสำหรับป้อนให้กับดิจิตอลซิเลเตอร์เพื่อกำจัดการเปลี่ยนแปลง ความถี่ของสัญญาณเอาท์พุทดังกล่าวซึ่งมีความสัมพันธ์กับสัญญาณนาฬิกาดังกล่าวและ ส่วนสำหรับพัฒนาสัญญาณแก้ไขดังกล่าวที่รวมถึง ส่วนเก็บตัวอย่างที่มีอินพุทพอร์ทต่อไปเพื่อรับสัญญาณควบคุมการความถี่ส่วนที่สองดังกล่าวและเอาท์พุทพอร์ทและตอบสนองต่อสัญญาณควบคุมการเก็บตัวอย่างซึ่งอยู่ในสถานะที่ถูกกำหนดค่าไว้ก่อนเพื่อเก็บตัวอย่างที่ถูกำหนดเลือกไว้ก่อนแล้วของสัญญาณควบคุมความถี่ส่วนที่สองดังกล่าว ส่วนที่ต่ออยู่กับส่วนรวมค่าดังกล่าวเพื่อปรับปรุงสัญญาณควบคุมการเก็บตัวอย่างดังกล่าวที่รวมถึงส่วนสำหรับเปลี่ยนสัญญาณควบคุมการเก็บตัวอย่างไปเป็นสถานะที่กำหนดค่าไว้ก่อนดังกล่าวและส่วนสำหรับเปรียบเทียบสัญญาณที่ได้จากส่วนรวมค่าดังกล่าวกับค่าที่ถูกำหนดล่วงหน้าไว้ก่อนและส่วนสำหรับเปลี่ยนสัญญาณควบคุมการเก็บตัวอย่างไปเป็นสถานะที่เหนือจากสถานะที่ถูกกำหนดค่าไว้ก่อนดังกล่าวเมื่อสัญญาณควบคุมความถี่ส่วนแรกที่ดัดแปลงแล้วดังกล่าวมีความสัมพันธ์ตามที่กำหนดค่าไว้ก่อนกับค่าที่กำหนดไว้ก่อนดังกล่าวและ ส่วนหารสัญญาณที่มีอินพุทพอร์ทส่วนที่หนึ่งต่อไปเพื่อรับสัญญาณควบคุมความถี่ส่วนที่สองดังกล่าวอินพุทพอร์ทส่วนที่สองต่ออยู่กับเอาท์พุทพอร์ทของส่วนเก็บตัวอย่างดังกล่าวและเอาท์พุทพอร์ทสำหรับใช้สัญญาณแก้ไขดังกล่าวแก่ส่วนรวมค่าดังกล่าว 7.ชุดอุปกรณ์ตามที่ระบุในข้อถือสิทธิที่6ที่ซึ่ง ค่าที่ถูกกำหนดไว้ก่อนดังกล่าวจะตรงกับค่าของสัญญาณควบคุมความถี่ส่วนแรกที่ดัดแปลงแล้วดังกล่าวเมื่อความถี่ของสัญญาณนาฬิกาดังกล่าวเท่ากับความถี่ของนาฬิกาที่ระบุไว้อย่างแน่นอนดังกล่าว ส่วนปรับปรุงสัญญาณควบคุมการเก็บตัวอย่างดังกล่าวจะเปลี่ยนสัญญาณควบคุมการเก็บตัวอย่างดังกล่าวจากสถานะที่ถูกกำหนดค่าไว้ก่อนแล้วดังกล่าวไปเป็นสถานะที่นอกเหนือจากสถานะที่ถูกกำหนดไว้ก่อนดังกล่าวเมื่อสัญญาณควบคุมความถี่ส่วนที่หนึ่งที่ดัดแปลงแล้วดังกล่าวเท่ากับค่าที่ถูกกำหนดไว้ก่อนดังกล่าวเพื่อวางเงื่อนไขให้ส่วนเก็บตัวอย่างดังกล่าวให้เก็บตัวอย่างที่เป็นตัวแทนของค่าของสัญญาณควบคุมความถี่ส่วนที่สองดังกล่าวเเมื่อความถี่ของสัญญาณนาฬิกาดังกล่าวเท่ากับความถี่นาฬิกาที่ระบุไว้อย่างแน่นอนดังกล่าว และ ส่วนหารสัญญาณดังกล่าวซึ่งจะให้สัญญาณแก้ไขดังกล่าวที่เท่ากับสัญญาณควบคุมความถี่ส่วนที่สองดังกล่าวซึ่งถูกหารด้วยค่าของตัวอย่างที่เก็บอยู่ในส่วนเก็บตัวอย่างดังกล่าว 8.ระบบประมวลสัญญาณทีวีแบบดิจิตอลประกอบด้วย ขั้วอินพุทเพื่อป้อนสัญญาณประกอบวีดีโอที่รวมถึงส่วนของสัญญาณซิงค์เส้นสแกนตามแนวนอนและส่วนของสัญญาณโครมิแนนซ์ที่รวมถึงส่วนของเบิรสด์อ้างอิงสี เฟสล็อคลูปส่วนที่หนึ่งที่ตอบสนองต่อสัญญาณประกอบวีดีโอดังกล่าวและมีเวลาคงที่ของลูปที่ถูกกำหนดค่าไว้ก่อนเพื่อสร้างสัญญาณนาฬิกาที่ถูกชักตัวอย่างซึ่งมีเฟสล็อคกับส่วนของสัญญาณซิงค์เส้นสแกนตามแนวนอนดังกล่าวที่ซึ่งความถี่ชั่วขณะของสัญญาณนาฬิกาที่ถูกชัคตัวอย่างจะเปลี่ยนแปลงไปตามความถี่ของนาฬิกาที่ระบุไว้อย่างแน่นอนแล้ว เฟสล็อคลูปส่วนที่สองที่ตอบสนองต่อสัญญาณนาฬิกาดังกล่าวและตอบสนองต่อสัญญาณประกอบวีดีโอและมีเวลาคงที่ของลูปที่มีค่ามากกว่าค่าของเฟสล็อคลูปส่วนที่หนึ่งเพื่อปรับปรุงสัญญาณเอาท์พุทที่มีความถี่ที่เหมือนกับความถี่ของส่วนของญญาณเ บิรสด์อ้างอิงของสัญญาณประกอบวีดีโอดังกล่าวที่ซึ่งสัญญาณเอาท์พุทดังกล่าวจะแสดงการเปลี่ยนแปลงความถี่ที่สัมพันธ์กับการเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาดังกล่าว ส่วนสำหรับปรับปรุงสัญญาณอ้างอิงที่มีความถี่คงที่ เฟสล็อคลูปส่วนที่สามที่ตอบสนองต่อสัญญาณอ้างอิงดังกล่าวและตอบสนองต่อสัญญาณนาฬิกาดังกล่าวและมีเวลาคงที่ของลูปซึ่งมีค่ามากกว่าค่าของเฟสล็อคลูปส่วนหนึ่งดังกล่าวเล็กน้อยเพื่อปรับปรุงสัญญาณออสซิเลทที่มีความถี่เท่ากับความถี่ของสัญญาณอ้างอิงดังกล่าวและจะแสดงการเปลี่ยนแปลงความถี่ที่สัมพันธ์กับการเปลี่ยนความถี่ที่สัมพันธ์กับการเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาดังกล่าว ที่ซึ่งเฟสล็อคลูปส่วนสามดังกล่าวจะรวมถึงวงจรสำหรับปรับปรุงสัญญาณควบคุมการชดเชยที่เป็นสัดส่วนกับกความแตกต่างของความถี่ระหว่างสัญญาณอ้างอิงดังกล่าวและสัญญาณออสซิเลทดังกล่าว สัญญาณควบคุมการชดเชยดังกล่าวจะเท่ากับการเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาดังกล่าวเพื่อวงเงี่ยนไขให้เฟสล็อคลูปส่วนที่สามดังกล่าวให้ชดเชย ความเปลี่ยนแปลงความถี่ของสัญญาณออสซิเลทดังกล่าว ซึ่งสัมพันธ์กับสัญญาณนาฬิกาดังกล่าว ส่วนที่ต่อกับเฟสล็อคลูปส่วนที่สามดังกล่าวและตอบสนองต่อสัญญาณควบคุมการชดเชยดังกล่าวเพื่อปรับปรุงค่าควบคุมความถี่มาตรฐานซึ่งเป็นตัวแทนของค่าของสัญญาณควบคุมการชดเชยดังกล่าวเมื่อความถี่ของสัญญาณนาฬิกาดังกล่าวเท่ากับความถี่ของนาฬิกาที่ระบุไว้อย่างแน่นอนดังกล่าว ส่วนรวมค่าเพื่อรวมค่าควบคุมความถี่มาตรฐานดังกล่าวเข้ากับสัญญาณควบคุมการชดเชยดังกล่าวเพื่อทำให้เกิดสัญญาณแก้ไขซึ่งเป็นตัวแทนของการเปลี่ยนแปลงของความถี่ของสัญญาณนาฬิกาดังกล่าวเมื่อเทียบกับความถี่ของนาฬิกาที่ระบุไว้อย่างแน่นอนดังกล่าวที่ซึ่งสัญญาณแก้ไขดังกล่าวไม่ขึ้นอยู่กับสัญญาณอ้างอิงดังกล่าว และ ส่วนการชดเชยซึ่งต่ออยู่กับเฟสล็อคลูปส่วนที่สองดังกล่าวและตอบสนองต่อสัญญาณแก้ไขดังกล่าวเพื่อชดเชยเฟสล็อคลูปส่วนที่สองดังกล่าวในส่วนของการเปลี่ยนแปลงความถี่ของสัญญาณเอาท์พุทดังกล่าวซึ่งสัมพันธ์กับสัญญาณนาฬิกาดังกล่าว 9.ระบบประมวลผลสัญญาณทีวี ตามที่ระบุในข้อถือสิทธิที่ 8 ที่ซึ่ง เฟสล็อคลูปส่วนที่สองดังกล่าวจะรวมถึงดิจิตอลออสซิเลเตอร์ที่ตอบสนองต่อสัญญาณนาฬิกาดังกล่าวและตอบสนองต่อสัญญาณควบคุมความถี่เพื่อปรับปรุงสัญญาณเอาท์พุทดังกล่าวที่มีความถี่เท่ากับความถี่ของส่วนของสัญญาณเบิรสต์อ้างอิงสีของสัญญาณประกอบวีดีโอดังกล่าวที่ซึ่งการเปลี่ยนแปลงความถี่ของส่วนของสัญญาณเบิรสต์อ้างอิงสีของสัญญาณประกอบวีดีโอดังกล่าวที่ซึ่งการเปลี่ยนแปลงความถี่ของสัญญาณเอาท์พุทดังกล่าวที่ตรงกัน ส่วนดังกล่าวสำหรับปรับปรุงสัญญาณอ้างอิงดังกล่าว ที่รวมถึง คริสตอลออสซิเลเตอร์เพื่อปรับปรุงสัญญาณเอาท์พุทที่มีความถี่คงที่ดังกล่าว วงจรแปลงสัญญาณอานาลอกเป็นดิจิตอลที่ต่ออยู่กับคริสตอลออสซิเลเตอร์ดังกล่าวและตอบสนองต่อสัญญาณนาฬิกาดังกล่าวเพื่อพัฒนาดิจอตอลตัวอย่างซึ่งเป็นตัวแทนของสัญญาณอ้างอิงดังกล่าวและมีค่าที่ตรงกับสัญญาณที่ได้จากคริสตอลออสซิเล เตอร์ดังกล่าวในช่วงขณะที่ถูกกำหนดโดยสัญญาณนาฬิกาดังกล่าว และ เฟสล็อคลูปส่วนที่สามดังกล่าวที่รวมถึง ออสซิเลเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องซึ่งตอบสนองต่อสัญญาณควบคุมการชดเชยดังกล่าวเพื่อปรับปรุงสัญญาณออสซิเลทที่มีความถี่เท่ากับความถี่ของสัญญาณอ้างอิงดังกล่าวที่ซึ่งการเปลี่ยนแปลงความของสัญญาณนาฬิกาดังกล่าวจะเป็นเหตุให้เกิดการเปลี่ยนแปลงความถี่ของสัญญาณออสซิเลทดังกล่าวที่ตรงกัน และ ๆส่วนที่รวมถึงส่วนการเปรียบเทียบเฟสที่ต่ออยู่กับออสซิเลเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องดังกล่าว และตอบสนองต่อสัญญาณอ้างอิงดังกล่าวเพื่อปรับปรุงสัญญาณควบคุม การชดเชยดังกล่าวซึ่งเป็นตัวแทนของความแตกต่างของเฟสระหว่างสัญญาณอ้างอิงและสัญญาณออสซิเลทดังกล่าวล่าว ส่วนรวมคำดังกล่าวที่รวมถึงส่วนหารสัญญาณที่มีอินพุทพอร์ทส่วนที่หนึ่งต่อไปเพื่อรับสัญญาณควบคุมการการชดเชยดังกล่าวอินพุทพอร์ทส่วนที่สองต่อไปเพื่อรับค่าควบคุมความถี่มาตรฐานดังกล่าวและเอาท์พุทพอร์ทเพื่อเตรียมสัญญาณแก้ไขดังกล่าว ให้กับการชดเชยดังกล่าว และ ส่วนการชดเชยดังกล่าวที่รวมถึงส่วนที่ต่อกับส่วนรวมค่าดังกล่าวเพื่อปรับปรุงสัญญาณซึ่งมีค่าประมาณผลของสัญญาณควบคุมความถี่ดังกล่าวกับสัญญาณแก้ไขดังกล่าว เพื่อป้อนให้แก่ดิจิตอลออสซิเลเตอร์ดังกล่าวเหมือนกับสัญญาณควบคุม ความถี่ที่ดัดแปลงแล้ว 1 0.ระบบประมวลผลสัญญาณทีวีตามที่ระบุในข้อถือสิทธิที่ 9 ที่ซึ่งส่วนดังกล่าวเพื่อปรับปรุงค่าความควบคุมความถี่มาตรฐานดังกล่าวยังรวมถึง ส่วนเก็บตัวอย่างที่มีอินพุทพอร์ทต่อไปเพื่อรับสัญญาณควบคุมการชดเชยดังกล่าวเอาท์พุทพอร์ทที่ต่อกับอินพุทพอร์ทส่วนที่สองของส่วนหารสัญญาณดังกล่าวและตอบสนองต่อสัญญาณควบคุมการเก็บตัวอย่างที่กำหนดสถานะไว้ก่อนแล้วเพื่อเก็บตัวอย่างที่ถูกกำหนดเลือกแล้วของสัญญาณควบคุมการชดเชยดังกล่าว และ ส่วนที่ต่อกับส่วนดังกล่าวเพื่อชดเชยเฟสล็อคลูปส่วนที่สองดังกล่าวในการปรับปรุงสัญญาณควบคุมการเก็บตัวอย่างดังกล่าวซึ่งรวมถึงส่วนสำหรับเปลี่ยนสัญญาณควบคุมการเก็บตัวอย่างดังกล่าวไปเป็นสถานะที่ถูกกำหนดค่าไว้ก่อนก่อนแล้วดังกล่าวและส่วนสำหรับเปรียบเทียบสัญญาณควบคุมความถี่ที่ดัดแปลงแล้วดังกล่าวกับค่าที่ถูกกำหนดไว้ก่อนแล้ว และส่วนสำหรับเปลี่ยนสัญญาณควบคุมการเก็บตัวอย่างไปเป็นสถานะอื่นที่นอกเหนือจากสถานะที่ถูกกำหนดไว้ก่อนแล้วดังกล่าวเมื่อสัญญาณควบคุมความถี่ที่ดัดแปลงแล้วอยู่ในค่าของความสัมพันธ์ที่ถูกกำหนดไว้ก่อนแล้วกับค่าที่ถูกกำหนดไว้ก่อนดังกล่าว 1

1.ระบบประมวลผลสัญญาณทีวีตามที่ระบบในข้อถือสิทธิที่ 10 ที่ซึ่ง ค่าที่ถูกกำหนดไว้ก่อนดังกล่าวจะตรงกับค่าของสัญญาณควบคุมความถี่ที่ดัดแปลงแล้วดังกล่าวเมื่อความถี่ของสัญญาณนาฬิกาดังกล่าวเท่ากับความถี่ของนาฬิกาที่ระบุไว้อย่างแน่นอนดังกล่าว ส่วนปรับปรุงสัญญาณควบคุมการเก็บตัวอย่างดังกล่าวจะเปลี่ยนสัญญาณควบคุมการจัดเก็บตัวอย่างดังกล่าวไปเป็นสถานะอื่นที่นอกเหนือจากสถานะที่ถูกกำหนดไว้ก่อน ดังกล่าวเมื่อสัญญาณควบคุมความถี่ที่ตัดแปลงแล้วดังกล่าวเท่ากับค่าที่ถูกกำหนดไว้ก่อนเพื่อวางเงื่อนไขให้ส่วนเก็บตัวอย่างดังกล่าวให้เก็บตัวอย่างที่เป็นตัวแทนของค่าของสัญญาณควบคุมส่วนที่สองดังกล่าวเมื่อความถี่ของสัญญาณนาฬิกาดังกล่าวเท่ากับความถี่ของนาฬิกาที่ระบุไว้อย่างแน่นอนดังกล่าว และ ส่วนหารสัญญาณดังกล่าวซึ่งจัดเตรียมสัญญาณที่เท่ากับสัญญาณควบคุมความถี่งดังกล่าวซึ่งถูกหารด้วยค่าของตัวอย่างที่ได้จากส่วนเก็บตัวอย่างดังกล่าว 1

2.ระบบประมวลผลสัญญาณทีวีตามที่ระบุในข้อถือสิทธิที่ 8 ที่ซึ่ง สัญญาณแก้ไขดังกล่าวจะเท่ากับอัตราส่วนของความถี่นาฬิกาที่ระบุไว้อย่างแน่นอนดังกล่าว กับความถี่ของสัญญาณนาฬิกาดังกล่าว และ ส่วนดังกล่าวสำหรับชดเชยเฟสล็อคลูปส่วนที่สองดังกล่าวจะรวมถึงวงจรคูณสัญญาณเพื่อปรับปรุงสัญญาณควบคุมความถี่ที่ดัดแปลงแล้วซึ่งเท่ากับผลของสัญญาณควบคุมความถี่ดังกล่าวกับสัญญาณแก้ไขดังกล่าว 1

3.ระบบประมวลผลสัญญาณทีวีตามที่ระบุในข้อถือสิทธิที่ 8 ที่ซึ่งสัญญาณแก้ไขดังกล่าวเท่ากับอัตราส่วนของความถี่นาฬิกาที่ระบุไว้อย่างแน่นอนดังกล่าวเท่ากับความถี่ของสัญญาณนาฬิกาดังกล่าว และ ส่วนดังกล่าวสำหรับชดเชยเฟสล็อคลูปส่วนที่สองดังกล่าวที่รวมถึง วงจรลบสำหรับหักลบค่าของการรวมเป็นหนึ่งเดียวออกจากสัญญาณแก้ไขดังกล่าว ส่วนการสเกลสำหรับคูณสัญญาณที่ได้จากวงจรลบดังกล่าวด้วยค่าที่ถูกกำหนดไว้ก่อน และ วงจรบวกสำหรับบวกสัญญาณที่ได้จากส่วนการสเกลดังกล่าวเข้ากับสัญญาณควบคุมความถี่ดังกล่าวเพื่อให้ได้สัญญาณควบคุมความถี่ที่ดัดแปลงแล้วซึ่งมีค่าประมวลผลของสัญญาณควบคุมความถี่ดังกล่าวกับสัญญาณแก้ไขดังกล่าว