TH31018A - ตัวเชื่อมโยงข้อมูลและระบบการสื่อสารความเร็วสูงที่ใช้สิ่งเดียวกัน - Google Patents
ตัวเชื่อมโยงข้อมูลและระบบการสื่อสารความเร็วสูงที่ใช้สิ่งเดียวกันInfo
- Publication number
- TH31018A TH31018A TH9801000636A TH9801000636A TH31018A TH 31018 A TH31018 A TH 31018A TH 9801000636 A TH9801000636 A TH 9801000636A TH 9801000636 A TH9801000636 A TH 9801000636A TH 31018 A TH31018 A TH 31018A
- Authority
- TH
- Thailand
- Prior art keywords
- write
- read
- data
- processor
- register group
- Prior art date
Links
Abstract
DC60 (15/05/41) ตัวเชื่อมโยงข้อมูลสำหรับการสื่อสารข้อมูลระหว่างตัวประมวลผล จะมีกลุ่ม รีจิสเตอร์ด้านการเขียน 12 บนซึ่งข้อมูลในตัวประมวลผลด้านการเขียน ซึ่งจะส่งข้อมูลจะถูกเขียน ในการตอบสนองต่อสัญญาณนาฬิกา กลุ่มรีจิสเตอร์ด้านการอ่าน 13 ไปยังซึ่งข้อมูลที่เขียนไปยัง กลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว จะถูกถ่ายโอน และเขียนในการตอบสนองต่อการทำงานสัญญาณ นาฬิกาต่อมา โดยข้อมูลจะถูกอ่านออกโดยตัวประมวลผลด้านการอ่านของด้านการรับข้อมูล ส่วนควบคุมการเขียน 15 และ 14-1 ถึง 14-n สำหรับเลือกเขียนข้อมูลบนรีจิสเตอร์ในกลุ่มรีจิสเตอร์ ด้านการเขียนตามสัญญาณตำแหน่ง และสัญญาณเขียนของตัวประมวลผลด้านการเขียน และส่วน ควบคุมการอ่าน 16 และ 17 สำหรับเลือกอ่านข้อมูลจากรีจิสเตอร์ ในกลุ่มรีจิสเตอร์ด้านการอ่าน ตามสัญญาณตำแหน่งของตัวประมวลผลด้านการอ่าน ดังนั้น โครงสร้างบัฟเฟอร์ที่ประกอบด้วย บัฟเฟอร์ด้านการเขียน และบัฟเฟอร์ด้านการอ่านจะถูกสร้าง เพื่อทำให้สัญญาณตำแหน่ง และ สัญญาณข้อมูล เพื่อถูกต่อเฉพาะส่วนในด้านการเขียน และด้านการอ่าน ดังนั้นตัวประมวลผล ตามลำดับจะสามารถถ่ายโอนข้อมูลโดยไม่มีการรบกวนร่วม ตัวเชื่อมโยงข้อมูลสำหรับการสื่อสารข้อมูลระหว่างตัวประมวลผล จะมีกลุ่มรีจิสเตอร์ด้านการเขียน 12 บน ซึ่งข้อ มูลในตัวประมวลผลด้านการเขียนของด้านการส่งข้อมูลถูกเขีนใน การตอบสนองต่อสัญญาณนาฬิกา กลุ่มรีจิสเตอร์ด้านการอ่าน 13 ไปยัง ซึ่งข้อมูลที่ถูกเขียนไปยังกลุ่มรีจิสเตอร์ด้านการ เขียนดังกล่าว ถูกถ่ายโอน และเขียนในการตอบสนองต่อการทำงาน สัญญาณนาฬิกาต่อมา โดยข้อมูลถูกอ่านออกโดยตัวประมวลผลด้าน การอ่านของด้านการรับข้อมูล ส่วนควบคุมการเขียน 15 และ 14-1 ถึง 14-n สำหรับเลือกเขียนข้อมูลบนรีจิสเตอร์ ในกลุ่ม รีจิสเตอร์ด้านการเขียนดังกล่าว ตามสัญญาณตำแหน่ง และ สัญญาณเขียนของตัวประมวลผลด้านการเขียนดังกล่าว และส่วนควบคุมการอ่าน 16 และ 17 สำหรับเลือกอ่านข้อมูลจาก รีจิสเตอร์ ในกลุ่มรีจิสเตอร์ด้านการอ่านตามสัญญาณตำแหน่ง ของตัวประมวลผลด้านการอ่านดังนั้น โครงสร้างบัฟเฟอร์ที่ ประกอบด้วยบัฟเฟอร์ด้านการเขียน และบัฟเฟอร์ด้านการอ่านจะ ถูกสร้าง เพื่อทำให้สัญญาณตำแหน่ง และสัญญาณข้อมูล เพื่อ ถูกต่อเฉพาะส่วนในด้านการเขียน และด้านการอ่าน ดังนั้นตัว ประมวลผลตามลำดับจะสามารถถ่ายโอนข้อมูลโดยไม่มีการรบกวน ร่วม
Claims (11)
1. ตัวเชื่อมโยงข้อมูลสำหรับการสื่อสารข้อมูลระหว่างตัว ประมวลผล ประกอบด้วย กลุ่มรีจิสเตอร์ด้านการเขียนบน ซึ่งข้อมูลในตัวประมวลผล ด้านการเขียนของด้านการส่งข้อมูลถูกเขีนในการตอบสนองต่อ สัญญาณนาฬิกา กลุ่มรีจิสเตอร์ด้านการอ่านไปยัง ซึ่งข้อมูลที่ถูกเขียนไป ยังกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว ถูกถ่ายโอน และ เขียนในการตอบสนองต่อการทำงานสัญญาณนาฬิกาต่อมา โดยข้อมูล ถูกอ่านออกโดยตัวประมวลผลด้านการอ่านของด้านการรับข้อมูล ส่วนควบคุมการเขียนสำหรับเลือกเขียนข้อมูลบนรีจิสเตอร์ ใน กลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว ตามสัญญาณตำแหน่ง และ สัญญาณเขียนของตัวประมวลผลด้านการเขียนดังกล่าว และ ส่วนควบคุมการอ่านสำหรับเลือกอ่านข้อมูลจากรีจิสเตอร์ ใน กลุ่มรีจิสเตอร์ด้านการอ่านตามสัญญาณตำแหน่งของตัวประมวลผล ด้านการอ่านดังกล่าว
2. ตัวเชื่อมโยงข้อมูล ตามข้อถือสิทธิที่ 1 เป็นแบบที่ ส่วนควบคุมการเขียนดังกล่าวประกอบด้วย วงจรการสร้างสัญญาณเลือกการเขียนรีจิสเตอร์ สำหรับการ สร้างสัญญาณเลือกการเขียนสำหรับเลือกเขียนข้อมูลบนรีจิส เตอร์ ในกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว ตามสัญญาณ ตำแหน่ง และสัญญาณเขียนของตัวประมวลผลด้านการเขียน และ วงจรตัวเลือกด้านการเขียนที่ถูกให้สำหรับแต่ละรีจิสเตอร์ ในกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว และถูกจัดเรียง เพื่อเลือกปกติข้อมูลที่ได้โดยการป้อนกลับข้อมูลในรีจิส เตอร์ที่ตรงกัน ในกลุ่มรีจิสเตอร์ด้านการอ่านดังกล่าว และ เพื่อเลือกข้อมูลในตัวประมวลผลด้านการเขียนดังกล่าว เพื่อ ส่งข้อมูลไปยังรีจิสเตอร์ในกลุ่มรีจิสเตอร์ด้านการเขียนดัง กล่าว เมื่อถูกเลือกในการตอบสนองต่อสัญญาณเลือกการเขียน และ ส่วนควบคุมการอ่านดังกล่าวประกอบด้วย วงจรการสร้างสัญญาณเลือกการอ่านรีจิสเตอร์ สำหรับการสร้าง สัญญาณเลือกการอ่าน เพื่อเลือกอ่านรีจิสเตอร์ในกลุ่มรีจิส เตอร์ด้านการอ่านดังกล่าว ตามสัญญาณตำแหน่งของตัวประมวลผล ด้านการอ่านดังกล่าว และ วงจรตัวเลือกด้านการอ่านที่ต่อกับแต่ละรีจิสเตอร์ ในกลุ่ม รีจิสเตอร์ด้านการอ่านดังกล่าว และถูกจัดเรียงเพื่อส่งออก ไปยังตัวประมวลผลด้านการอ่านดังกล่าว ด้วยข้อมูลในรีจิส เตอร์ในกลุ่มรีจิสเตอร์ ด้านการอ่านดังกล่าวที่ถูกเลือกตาม สัญญาณเลือกการอ่าน
3. ตัวเชื่อมโยงข้อมูล ตามข้อถือสิทธิที่ 1 เป็นแบบที่ ส่วนควบคุมการเขียนดังกล่าวจะหยุดการถ่ายโอนข้อมูลจากกลุ่ม รีจิสเตอร์ด้านการเขียนดังกล่าว ระหว่างคาบซึ่งตัวประมวลผล ด้านการผ่านดังกล่าวกำลังอ่านข้อมูล และทำให้ข้อมูลถูกถ่าย โอนอัตโนมัติ หลังจากการอ่านได้ถูกทำให้สมบูรณ์
4. ตัวเชื่อมโยงข้อมูล ตามข้อถือสิทธิที่ 1 เป็นแบบที่ ส่วนควบคุมการเขียนดังกล่าวประกอบด้วย วงจรการสร้างสัญญาณเลือกการเขียนรีจิสเตอร์ สำหรับการ สร้างสัญญาณเลือกการเขียนสำหรับเลือกเขียนข้อมูลบนรีจิส เตอร์ ในกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว ตามสัญญาณ ตำแหน่ง และสัญญาณเขียนของตัวประมวลผลด้านการเขียน และ วงจรตัวเลือกด้านการเขียนที่ถูกให้สำหรับแต่ละรีจิสเตอร์ ในกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว และถูกจัดเรียง เพื่อเลือกปกติข้อมูลที่ได้โดยการป้อนกลับข้อมูลในรีจิส เตอร์ที่ตรงกัน ในกลุ่มรีจิสเตอร์ด้านการอ่านดังกล่าว และ เพื่อเลือกข้อมูลในตัวประมวลผลด้านการเขียนดังกล่าว เพื่อ ส่งข้อมูลไปยังรีจิสเตอร์ในกลุ่มรีจิสเตอร์ด้านการเขียนดัง กล่าว เมื่อถูกเลือกในการตอบสนองต่อสัญญาณเลือกการเขียน และ วงจรตัวเลือกด้านการเขียนที่สองที่ถูกให้สำหรับแต่ละรีจิส เตอร์ ในกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว และถูกจัด เรียง เพื่อเลือกปกติข้อมูลที่ได้โดยการป้อนกลับข้อมูลใน รีจิสเตอร์ที่ตรงกัน ในกลุ่มรีจิสเตอร์ด้านการอ่านดังกล่าว และเพื่อเลือกข้อมูลในตัวประมวลผลด้านการเขียนดังกล่าว เพื่อส่งข้อมูลไปยังรีจิสเตอร์ในกลุ่มรีจิสเตอร์ด้านการ เขียนดังกล่าว เมื่อถูกเลือกในการตอบสนองต่อสัญญาณเลือกการ เขียน และ ส่วนควบคุมการอ่านดังกล่าวประกอบด้วย วงจรการสร้างสัญญาณเลือกการอ่านรีจิสเตอร์ สำหรับการสร้าง สัญญาณเลือกการอ่าน เพื่อเลือกอ่านรีจิสเตอร์ในกลุ่มรีจิส เตอร์ด้านการอ่านดังกล่าว ตามสัญญาณตำแหน่งของตัวประมวลผล ด้านการอ่านดังกล่าว และ วงจรตัวเลือกด้านการอ่านที่ต่อกับแต่ละรีจิสเตอร์ ในกลุ่มรีจิสเตอร์ด้านการอ่านดังกล่าว และถูกจัดเรียงเพื่อส่งออก ไปยังตัวประมวลผลด้านการอ่านดังกล่าว ด้วยข้อมูลในรีจิส เตอร์ในกลุ่มรีจิสเตอร์ ด้านการอ่านดังกล่าวที่ถูกเลือกตาม สัญญาณเลือกการอ่าน
5. ตัวเชื่อมโยงข้อมูล ตามข้อถือสิทธิที่ 1 เป็นแบบที่ ส่วนควบคุมการเขียนดังกล่าวจะหยุดการถ่ายโอนข้อมูลจากกลุ่ม รีจิสเตอร์ด้านการเขียนดังกล่าว ไปยังกลุ่มรีจิสเตอร์ด้าน การอ่านดังกล่าว ระหว่างคาบซึ่งตัวประมวลผลด้านการเขียนดัง กล่าว สร้างการเขียน และทำให้ข้อมูลถูกถ่ายโอนสะสมไปยัง กลุ่มรีจิสเตอร์ด้านการอ่านดังกล่าว เมื่อการเขียนบน ตำแหน่งกำหนดได้ถูกสร้าง
6. ตัวเชื่อมโยงข้อมูล ตามข้อถือสิทธิที่ 1 เป็นแบบที่ ส่วนควบคุมการเขียนดังกล่าวประกอบด้วย วงจรการสร้างสัญญาณเลือกการเขียนรีจิสเตอร์ สำหรับการ สร้างสัญญาณเลือกการเขียนสำหรับเลือกเขียนข้อมูลบนรีจิส เตอร์ ในกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว ตามสัญญาณ ตำแหน่ง และสัญญาณเขียนของตัวประมวลผลด้านการเขียน และ วงจรตัวเลือกด้านการเขียนที่ถูกให้สำหรับแต่ละรีจิสเตอร์ ในกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว และถูกจัดเรียง เพื่อเลือกปกติข้อมูลที่ได้โดยการป้อนกลับข้อมูลในรีจิส เตอร์ที่ตรงกัน ในกลุ่มรีจิสเตอร์ด้านการอ่านดังกล่าว และ เพื่อเลือกข้อมูลในตัวประมวลผลด้านการเขียนดังกล่าว เพื่อ ส่งข้อมูลไปยังรีจิสเตอร์ในกลุ่มรีจิสเตอร์ด้านการเขียนดัง กล่าว เมื่อถูกเลือกในการตอบสนองต่อสัญญาณเลือกการเขียน วงจรการสร้างสัญญาณการทำสมบูรณ์การเขียน สำหรับการสร้าง สัญญาณการทำสมบูรณ์การเขียน เพื่อทำให้ข้อมูลถูกถ่ายโอนสะ สมจากกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าวไปยังรีจิสเตอร์ ด้านการอ่านดังกล่าว เมื่อการเขียนบนตำแหน่งกำหนดได้ถูก สร้างตามสัญญาณตำแหน่ง และสัญญาณเขียนของตัวประมวลด้านการ เขียนดังกล่าว และ วงจรตัวเลือกด้านการเขียนที่สองที่ถูกให้สำหรับแต่ละรีจิส เตอร์ ในกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว และถูกจัด เรียง เพื่อเลือกปกติข้อมูลที่ได้โดยการป้อนกลับข้อมูลใน รีจิสเตอร์ที่ตรงกัน ในกลุ่มรีจิสเตอร์ด้านการอ่านดังกล่าว และเพื่อเลือกข้อมูลในตัวประมวลผลด้านการเขียนดังกล่าว เพื่อส่งข้อมูลไปยังรีจิสเตอร์ในกลุ่มรีจิสเตอร์ด้านการ เขียนดังกล่าว เมื่อถูกเลือกในการตอบสนองต่อสัญญาณเลือกการ เขียน และ ส่วนควบคุมการอ่านดังกล่าวประกอบด้วย วงจรการสร้างสัญญาณเลือกการอ่านรีจิสเตอร์ สำหรับการสร้าง สัญญาณเลือกการอ่าน เพื่อเลือกอ่านรีจิสเตอร์ในกลุ่มรีจิส เตอร์ด้านการอ่านดังกล่าว ตามสัญญาณตำแหน่งของตัวประมวลผล ด้านการอ่านดังกล่าว และ วงจรตัวเลือกด้านการอ่านที่ต่อกับแต่ละรีจิสเตอร์ ในกลุ่ม รีจิสเตอร์ด้านการอ่านดังกล่าว และถูกจัดเรียงเพื่อส่งออก ไปยังตัวประมวลผลด้านการอ่านดังกล่าว ด้วยข้อมูลในรีจิส เตอร์ในกลุ่มรีจิสเตอร์ ด้านการอ่านดังกล่าวที่ถูกเลือกตาม สัญญาณเลือกการอ่าน
7. ตัวเชื่อมโยงข้อมูล ตามข้อถือสิทธิที่ 1 เป็นแบบที่ ส่วนควบคุมการเขียนดังกล่าวจะหยุดการถ่ายโอนข้อมูลจากกลุ่ม รีจิสเตอร์ด้านการเขียนดังกล่าว ไปยังกลุ่มรีจิสเตอร์ด้าน การอ่านดังกล่าว ระหว่างคาบซึ่งตัวประมวลผลด้านการเขียนดัง กล่าว กำลังอ่านพื้นที่ว่างตำแหน่งที่กำหนด และทำให้ข้อมูล ถูกถ่ายโอนอัตโนมัติไปยังกลุ่มรีจิสเตอร์ด้านการอ่านดัง กล่าว เมื่ออ่านของพื้นที่ว่างตำแหน่งที่กำหนดได้ถูกทำ อย่างสมบูรณ์
8. ตัวเชื่อมโยงข้อมูล ตามข้อถือสิทธิที่ 7 เป็นแบบที่ ส่วนควบคุมการเขียนดังกล่าวประกอบด้วย วงจรการสร้างสัญญาณเลือกการเขียนรีจิสเตอร์ สำหรับการ สร้างสัญญาณเลือกการเขียนสำหรับเลือกเขียนข้อมูลบนรีจิส เตอร์ ในกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว ตามสัญญาณ ตำแหน่ง และสัญญาณเขียนของตัวประมวลผลด้านการเขียน และ วงจรตัวเลือกด้านการเขียนที่ถูกให้สำหรับแต่ละรีจิสเตอร์ ในกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว และถูกจัดเรียง เพื่อเลือกปกติข้อมูลที่ได้โดยการป้อนกลับข้อมูลในรีจิส เตอร์ที่ตรงกัน ในกลุ่มรีจิสเตอร์ด้านการอ่านดังกล่าว และ เพื่อเลือกข้อมูลในตัวประมวลผลด้านการเขียนดังกล่าว เพื่อ ส่งข้อมูลไปยังรีจิสเตอร์ในกลุ่มรีจิสเตอร์ด้านการเขียนดัง กล่าว เมื่อถูกเลือกในการตอบสนองต่อสัญญาณเลือกการเขียน วงจรการสร้างสัญญาณการทำสมบูรณ์การเขียน สำหรับการสร้าง สัญญาณการทำสมบูรณ์การเขียน เพื่อทำให้ข้อมูลถูกถ่ายโอนสะ สมจากกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าวไปยังรีจิสเตอร์ ด้านการอ่านดังกล่าว เมื่อการเขียนบนตำแหน่งกำหนดได้ถูก สร้างตามสัญญาณตำแหน่ง และสัญญาณเขียนของตัวประมวลด้านการ เขียนดังกล่าว และ วงจรตัวเลือกด้านการเขียนที่สองที่ถูกให้สำหรับแต่ละรีจิส เตอร์ ในกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว และถูกจัด เรียง เพื่อเลือกปกติข้อมูลที่ได้โดยการป้อนกลับข้อมูลใน รีจิสเตอร์ที่ตรงกัน ในกลุ่มรีจิสเตอร์ด้านการอ่านดังกล่าว และเพื่อเลือกข้อมูลในตัวประมวลผลด้านการเขียนดังกล่าว เพื่อส่งข้อมูลไปยังรีจิสเตอร์ในกลุ่มรีจิสเตอร์ด้านการ เขียนดังกล่าว เพื่อส่งข้อมูลไปยังริจิสเตอร์ ในกลุ่มรีจิส เตอร์ด้านการอ่านดังกล่าวเมื่อสัญญาณการทำสมบูรณ์การอ่าน ดังกล่าว แสดงการสมบูรณ์ของการอ่าน และ ส่วนควบคุมการอ่านดังกล่าวประกอบด้วย วงจรการสร้างสัญญาณเลือกการอ่านรีจิสเตอร์ สำหรับการสร้าง สัญญาณเลือกการอ่าน เพื่อเลือกอ่านรีจิสเตอร์ในกลุ่มรีจิส เตอร์ด้านการอ่านดังกล่าว ตามสัญญาณตำแหน่งของตัวประมวลผล ด้านการอ่านดังกล่าว และ วงจรตัวเลือกด้านการอ่านที่ต่อกับแต่ละรีจิสเตอร์ ในกลุ่ม รีจิสเตอร์ด้านการอ่านดังกล่าว และถูกจัดเรียงเพื่อส่งออก ไปยังตัวประมวลผลด้านการอ่านดังกล่าว ด้วยข้อมูลในรีจิส เตอร์ในกลุ่มรีจิสเตอร์ ด้านการอ่านดังกล่าวที่ถูกเลือกตาม สัญญาณเลือกการอ่าน
9. ตัวเชื่อมโยงข้อมูล ตามข้อถือสิทธิที่ 1 เป็นแบบที่ ส่วนควบคุมการเขียนดังกล่าวจะหยุดการถ่ายโอนข้อมูลจากกลุ่ม รีจิสเตอร์ด้านการเขียนดังกล่าว ไปยังกลุ่มรีจิสเตอร์ด้าน การอ่านดังกล่าว ระหว่างคาบซึ่งตัวประมวลผลด้านการเขียนดัง กล่าว กำลังอ่านพื้นที่ว่างตำแหน่งที่กำหนด และทำให้ข้อมูล ถูกถ่ายโอนอัตโนมัติไปยังกลุ่มรีจิสเตอร์ด้านการอ่านดัง กล่าว เมื่อการเขียนบนตำแหน่งที่กำหนดได้ถูกสร้างหรือเมื่อ การอ่านของพื้นที่ว่างตำแหน่ง ที่กำหนดไว้ได้ถูกทำอย่าง สมบูรณ์
10. ตัวเชื่อมโยงข้อมูล ตามข้อถือสิทธิที่ 9 เป็นแบบที่ ส่วนควบคุมการเขียนดังกล่าวประกอบด้วย วงจรการสร้างสัญญาณเลือกการเขียนรีจิสเตอร์ สำหรับการ สร้างสัญญาณเลือกการเขียนสำหรับเลือกเขียนข้อมูลบนรีจิส เตอร์ ในกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว ตามสัญญาณ ตำแหน่ง และสัญญาณเขียนของตัวประมวลผลด้านการเขียน และ วงจรการสร้างสัญญาณการทำสมบูรณ์การเขียน สำหรับการสร้าง สัญญาณการทำสมบูรณ์การเขียน เพื่อทำให้ข้อมูลถูกถ่ายโอนสะ สมจากกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าวไปยังรีจิสเตอร์ ด้านการอ่านดังกล่าว เมื่อการเขียนบนตำแหน่งกำหนดได้ถูก สร้างตามสัญญาณตำแหน่ง และสัญญาณเขียนของตัวประมวลด้านการ เขียนดังกล่าว และ วงจรตัวเลือกด้านการเขียนที่สองที่ถูกให้สำหรับแต่ละรีจิส เตอร์ ในกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว และถูกจัด เรียง เพื่อเลือกปกติข้อมูลที่ได้โดยการป้อนกลับข้อมูลใน รีจิสเตอร์ที่ตรงกัน ในกลุ่มรีจิสเตอร์ด้านการอ่านดังกล่าว และเพื่อเลือกข้อมูลในตัวประมวลผลด้านการเขียนดังกล่าว เพื่อส่งข้อมูลไปยังรีจิสเตอร์ในกลุ่มรีจิสเตอร์ด้านการ เขียนดังกล่าว เพื่อส่งข้อมูลไปยังริจิสเตอร์ ในกลุ่มรีจิส เตอร์ด้านการอ่านดังกล่าวเมื่อสัญญาณการทำสมบูรณ์การอ่าน ดังกล่าว แสดงการสมบูรณ์ของการอ่าน และ ส่วนควบคุมการอ่านดังกล่าวประกอบด้วย วงจรการสร้างสัญญาณเลือกการอ่านรีจิสเตอร์ สำหรับการสร้าง สัญญาณเลือกการอ่าน เพื่อเลือกอ่านรีจิสเตอร์ในกลุ่มรีจิส เตอร์ด้านการอ่านดังกล่าว ตามสัญญาณตำแหน่งของตัวประมวลผล ด้านการอ่านดังกล่าว และ วงจรตัวเลือกด้านการอ่านที่ต่อกับแต่ละรีจิสเตอร์ ในกลุ่ม รีจิสเตอร์ด้านการอ่านดังกล่าว และถูกจัดเรียงเพื่อส่งออก ไปยังตัวประมวลผลด้านการอ่านดังกล่าว ด้วยข้อมูลในรีจิส เตอร์ในกลุ่มรีจิสเตอร์ ด้านการอ่านดังกล่าวที่ถูกเลือกตาม สัญญาณเลือกการอ่าน
11. ระบบการสื่อสารความเร็วสูงประกอบด้วย ตัวประมวลผลที่ หนึ่ง ตัวประมวลผลการสื่อสารความเร็วสูงที่ถูกใช้ที่ต่อกับ ตัวประมวลผลที่หนึ่งดังกล่าว ตัวประมวลผลที่สองที่ต่อกับ ตัวประมวลผลที่หนึ่งดังกล่าวผ่านตัวประมวลผลการสื่อสารความ เร็วสูง ที่ถูกใช้ดังกล่าว เพื่อถ่ายโอนข้อมูลไปยังและจาก ตัวประมวลผลที่หนึ่งดังกล่าว และตัวเชื่อมโยงข้อมูลที่ถูก ให้ตามลำดับระหว่าง ตัวประมวลผลที่หนึ่งดังกล่าว และตัว ประมวลผลการสื่อสารความเร็วสูงที่ถูกใช้และระหว่างตัว ประมวลผลการสื่อสารความเร็วสูง ที่ถูกใช้ดังกล่าว และตัว ประมวลผลที่สองดังกล่าว โดยที่ตัวเชื่อมโยงข้อมูลดังกล่าว ประกอบด้วย กลุ่มรีจิสเตอร์ด้านการเขียนบน ซึ่งข้อมูลในตัวประมวลผล ด้านการเขียนของด้านการส่งข้อมูลถูกเขีนในการตอบสนองต่อ สัญญาณนาฬิกา กลุ่มรีจิสเตอร์ด้านการอ่านไปยัง ซึ่งข้อมูลที่ถูกเขียนไป ยังกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว ถูกถ่ายโอน และ เขียนในการตอบสนองต่อการทำงานสัญญาณนาฬิกาต่อมา โดยข้อมูล ถูกอ่านออกโดยตัวประมวลผลด้านการอ่านของด้านการรับข้อมูล ส่วนควบคุมการเขียนสำหรับเลือกเขียนข้อมูลบนรีจิสเตอร์ ใน กลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว ตามสัญญาณตำแหน่ง และ สัญญาณเขียนของตัวประมวลผลด้านการส่งข้อมูล และ ส่วนควบคุมการอ่านสำหรับเลือกอ่านข้อมูลจากรีจิสเตอร์ ใน กลุ่มรีจิสเตอร์ด้านการอ่านตามสัญญาณตำแหน่งของตัวประมวลผล ด้านการรับข้อมูล (ข้อถือสิทธิ 11 ข้อ, 7 หน้า, 6 รูป)
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH31018A true TH31018A (th) | 1998-11-20 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6247100B1 (en) | Method and system for transmitting address commands in a multiprocessor system | |
| US7299313B2 (en) | System, method and storage medium for a memory subsystem command interface | |
| CN100568211C (zh) | 用可编程器件实现访问多个i2c从器件的方法及装置 | |
| JPH08235141A (ja) | 情報処理システム | |
| EP0602909A3 (en) | SIMD architecture with bus for transferring data to and from processing units | |
| JP3797491B2 (ja) | データインタフェースおよびこれを使用した高速通信システム | |
| JP4820867B2 (ja) | システム内で異なる動作を有する同一チップ | |
| WO2002019129A3 (en) | Method and apparatus for connecting a massively parallel processor array to a memory array in a bit serial manner | |
| JPS59206972A (ja) | 共有メモリ | |
| EP0164972A3 (en) | Shared memory multiprocessor system | |
| EP0326164A3 (en) | Parallel computer comprised of processor elements having a local memory and an enhanced data transfer mechanism | |
| US7716392B2 (en) | Computer system having an I/O module directly connected to a main storage for DMA transfer | |
| JPH03204753A (ja) | Ｄｍａ制御装置 | |
| CN100538618C (zh) | 高存取效率的接口电路及方法 | |
| JPS6119055B2 (th) | ||
| JPS5844426Y2 (ja) | プロセッサ間情報転送装置 | |
| JPH069036B2 (ja) | 入出力制御装置 | |
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JPS60117841A (ja) | プロセツサ間通信方式 | |
| JP3207329B2 (ja) | バスコントローラおよびバス転送方法 | |
| JPH0769886B2 (ja) | バス上に接続された装置間の通信方式 | |
| WO1999011026A3 (en) | Three-state output in a part of a cross-connecting device | |
| JPS58109915A (ja) | バス結合システムのデ−タ転送制御方式 | |
| JPH0652516B2 (ja) | バス・インターフェース装置 | |
| JPS5816326A (ja) | デ−タチヤネル制御方式 |