TH20536B - ?????????????????????????????????????????????(eds) ??????????????? - Google Patents
?????????????????????????????????????????????(eds) ???????????????Info
- Publication number
- TH20536B TH20536B TH9501001604A TH9501001604A TH20536B TH 20536 B TH20536 B TH 20536B TH 9501001604 A TH9501001604 A TH 9501001604A TH 9501001604 A TH9501001604 A TH 9501001604A TH 20536 B TH20536 B TH 20536B
- Authority
- TH
- Thailand
- Prior art keywords
- time
- pathway
- range
- system under
- difference
- Prior art date
Links
Abstract
????????????????????????????????? ????????????? ??????????????????????? ??????????????????????????????? ???????????????????????????????????? ?????????? ???????????????????????????????????????????????? ?????????????????????????????????????? ????????????????????????????? ???? ?????????? ??????? ???????????????????????? ???????????????????????????????????????????????????????????????????????????????? ???????????????????????????????????? ?????????????????????????????????????????????? ???????? ??????????????????????????????????????????????????????????????????????? ???????? ????????????????????????????????????????????????????????????????????? ???????? ??????????????????????????????????????????????????????????? ???????????? ??????????????????????? ??????? ????????????????????????????????????????????????????? ???????????????????????????????
Claims (10)
1.ระบบสำหรับประมวลสัญญาณโทรทัศน์ ที่ประกอบรวมด้วย ส่วนประกอบข้อสนเทศ ภาพ และประกอบด้วยส่วนประกอบข้อมูล ซึ่งระบบดังกล่าว ประกอบด้วย วิถีทางที่หนึ่งสำหรับการประมวลส่วนประกอบข้อมูลดังกล่าว เพื่อสร้างข้อมูลที่หนึ่งขึ้นที่ เป็นข้อสนเทศชั่วขณะตัวที่หนึ่ง วิถีทางที่สองสำหรับการสร้างข้อมูลที่สองที่เป็นข้อสนเทศชั่วขณะตัวทีสองและเพื่อทำให้ เกิดการปรับเปลี่ยนของข้อมูลที่สองดังกล่าว โดยตอบสนองต่อข้อมูลที่หนึ่งดังกล่าว วิถีทางควบคุมสำหรับการประมวลข้อมูลที่หนึ่งและข้อมูลที่สองดังกล่าว เพื่อกำหนดหา ผลต่างของเวลาระหว่างเวลาที่หนึ่งและที่สอง ที่ถูกแสดงโดยข้อสนเทศชั่วขณะตัวที่หนึ่งและตัวที่ สองดังกล่าว ตามลำดับ ที่ตอบสนองต่อสัญญาณควบคุม สำหรับป้องกันการปรับเปลี่ยนดังกล่าว ของข้อมูลที่สองดังกล่าว ถ้าผลต่างของเวลาดังกล่าวอยู่ในช่วงพิสัยที่หนึ่งและเพื่อป้องกันการ ปรับเปลี่ยนดังกล่าวของข้อมูลที่สองดังกล่าว โดยไม่ขึ้นกับสัญญาณควบคุมดังกล่าว ถ้าผลต่างของ เวลาอยู่ในช่วงพิสัยที่สองที่ไม่รวมถึงช่วงพิสัยที่หนึ่งดังกล่าว และ วิถีทางสำหรับการสร้างสัญญาณควบคุมดังกล่าว
2. ระบบตามข้อถือสิทธิที่ 1 ซึ่งผลต่างของเวลาดังกล่าวจะอยู่ในช่วงใดช่วงหนึ่งของช่วง พิสัยที่หนึ่งและที่สองดังกล่าว ที่แสดงให้เห็นว่าเวลาที่สองดังกล่าวจะตามหลังเวลาที่หนึ่งดังกล่าว
3. ระบบตามข้อถือสิทธิที่ 1 ซึ่งผลต่างของเวลาดังกล่าวที่อยู่ในช่วงพิสัยที่สองดังกล่าว จะแสดงว่าเวลาที่สองดังกล่าวจะอยู่หลังเวลาที่ดังกล่าวเป็นจำนวนที่มากกว่า ถ้าผลต่างของ เวลาดังกล่าว อยู่ในช่วงพิสัยที่หนึ่งดังกล่าว
4. ระบบตามข้อถือสิทธิที่ 3 ซึ่งวิถีทางดังกล่าวสำหรับสร้างสัญญาณควบคุมดังกล่าว ประกอบด้วย วิถีทางเอาท์พุทสำหรับการบอกแจ้งแก่ผู้ใช้ ที่จะแสดงให้เห็นว่าผลต่างของเวลาดังกล่าว อยู่ ในช่วงพิสัยที่หนึ่งดังกล่าว และ วิถีทางอินพุทที่ตอบสนองต่อการกระตุ้นให้ทำงานโดยผู้ใช้ระหว่างช่วงเวลาเมื่อการบอก แจ้งดังกล่าวถูกสร้างขึ้นให้กับผู้ใช้ดังกล่าว สำหรับการสร้างสัญญาณควบคุมดังกล่าว
5. ระบบตามข้อถือสิทธิที่ 4 ยังประกอบด้วยวิธีทางหน่วยความจำสำหรับเก็บรหัส, วิถีทางควบคุมดังกล่าวจะถูกสนองตอบต่อค่าที่กำหนดของรหัสที่ถูกเก็บไว้ดังกล่าว สำหรับป้องกันวิถีทางที่สองดังกล่าว จากการทำให้เกิดการปรับแต่งดังกล่าว
6. ระบบตามข้อถือสิทธิที่ 5 ซึ่งรหัสที่ถูกเก็บไว้จะถูกปรับตั้งไว้ที่ค่าที่กำหนดไว้ ล่วงหน้าโดยตอบสนองต่อการกระตุ้นให้ทำงานโดยผู้ใช้ดังกล่าว
7. ระบบตามข้อถือสิทธิข้อ 6 ยังประกอบด้วย วิถีทางสำหรับปรับสัญญาณโทรทัศน์ ดังกล่าว จากสัญญาณโทรทัศน์จำนวนหนึ่ง ; วิธีทางหน่วยความจำดังกล่าว ที่เก็บรหัสจำนวนหนึ่ง ที่เกี่ยวเนื่องกับตัวหนึ่งที่เหมาะสมของจำนวนสัญญาณโทรทัศน์ดังกล่าว วิถีทางควบคุม ดังกล่าวจะตอบสนองต่อตัวใดตัวหนึ่งที่เหมาะสมของรหัสที่ถูกเก็บไว้จำนวนหนึ่ง สำหรับป้องกัน วิถีทางที่สองดังกล่าว มิให้เกิดการปรับเปลี่ยน ถ้าตัวหนึ่งตัวใดของรหัสที่ถูกเก็บไว้จำนวนหนึ่ง ดังกล่าวมีค่าตามค่าที่กำหนดไว้ล่วงหน้า
8. ระบบตามข้อถือสิทธิที่ 3 ซึ่งค่าต่าง ๆ ของช่วงพิสัยที่หนึ่งดังกล่าวจะเป็นค่าจาก 2 นาที ถึง 15 นาที ; และค่าต่าง ๆ ของช่วงพิสัยที่สองดังกล่าวจะเป็นค่าที่มากกว่า 15 นาที
9. ระบบตามข้อถือสิทธิที่ 1 ข้อสนเทศชั่วขณะตัวที่หนึ่งดังกล่าวจะประกอบด้วยเวลาที่หนึ่งของวัน ; และ ข้อสนเทศชั่วขณะตัวที่สองดังกล่าวจะประกอบด้วยเวลาที่สองของวันที่ถูกลงรักษาไว้โดย ระบบดังกล่าว
10. ระบบตามข้อถือสิทธิที่ 1 ซึ่ง ข้อสนเทศชั่วขณะตัวที่หนึ่งดังกล่าว ยังประกอบด้วยวันที่ตัวที่หนึ่ง และ ข้อสนเทศชั่วขณะตัวที่สองดังกล่าว ยังประกอบด้วยวันที่ตัวที่สอง ที่ถูกคงรักษาไว้โดย ระบบดังกล่าว
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TH20862A TH20862A (th) | 1996-09-24 |
| TH20536B true TH20536B (th) | 2006-09-15 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006590A (ko) | 확장데이타 서비스(eds)데이타의 갱신 제어용 시스템 | |
| AU3815489A (en) | Object identifier generator for distributed computer system | |
| EP1389011A3 (en) | A method of embedding a steganographic code in an image signal | |
| KR900003705A (ko) | 일부 및 시각의 보정방법 | |
| EP1553773A3 (en) | Programme generation | |
| TH20862A (th) | ?????????????????????????????????????????????(eds) ??????????????? | |
| GB0014621D0 (en) | Memorty Device | |
| TW377408B (en) | Information processing apparatus | |
| JPS5552652A (en) | Frame synchronizing unit | |
| JPS6466721A (en) | Resetting circuit | |
| EP0471935A3 (en) | Circuit for supervising a matrix of bistable points | |
| TW366499B (en) | Evaluation-and-amplifying circuit | |
| JPS5614353A (en) | Control clock switching system | |
| JPH0758914B2 (ja) | Pcmダイナミツクシミユレ−タ | |
| KR100481828B1 (ko) | 가변어드레스제어장치를이용한메모리제어방법 | |
| SU1587536A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
| CA2084885A1 (en) | Device and method for evaluating trigonometric functions | |
| KR100231896B1 (ko) | 디지탈 신호 처리장치 | |
| KR940009389B1 (ko) | 리모콘의 제어코드 판별장치 및 방법 | |
| TW326529B (en) | Memory device and its control method | |
| JPS56124959A (en) | Check system of digital equipment | |
| Collins | Defence minister misleads Commons over Chinook | |
| PL121629B2 (en) | Network converting output data of digital instruments into decimal point notationdlja zapisi s desjatichnojj tochkojj | |
| KR970049578A (ko) | 메모리 컨트롤 회로 | |
| KR900000765A (ko) | 포스시스템의 데이타 요구 고속처리회로 |