TH10339B - How does a single-chip firmware processing method handle clock signals and data from the keyboard linker to operate synchronously on a Novell workstation or non-networked system and related hardware? - Google Patents

How does a single-chip firmware processing method handle clock signals and data from the keyboard linker to operate synchronously on a Novell workstation or non-networked system and related hardware?

Info

Publication number
TH10339B
TH10339B TH9201001066A TH9201001066A TH10339B TH 10339 B TH10339 B TH 10339B TH 9201001066 A TH9201001066 A TH 9201001066A TH 9201001066 A TH9201001066 A TH 9201001066A TH 10339 B TH10339 B TH 10339B
Authority
TH
Thailand
Prior art keywords
keyboard
data
level
computer system
line
Prior art date
Application number
TH9201001066A
Other languages
Thai (th)
Other versions
TH16393A (en
Inventor
เชง เวน นายเชน
เชงเวน นายเชน
Original Assignee
เชง เวน นายเชน
นายธเนศ เปเรร่า
นายโรจน์วิทย์ เปเรร่า
นายโรจน์วิทย์ เปเรร่า นายธเนศ เปเรร่า
Filing date
Publication date
Application filed by เชง เวน นายเชน, นายธเนศ เปเรร่า, นายโรจน์วิทย์ เปเรร่า, นายโรจน์วิทย์ เปเรร่า นายธเนศ เปเรร่า filed Critical เชง เวน นายเชน
Publication of TH16393A publication Critical patent/TH16393A/en
Publication of TH10339B publication Critical patent/TH10339B/en

Links

Abstract

วิธีการประมวลผลเฟิร์มแวร์แบบชิปเดี่ยว สำหรับสัญญาณจากเส้นสัญญาณนาฬิกา และเส้นสัญญาณข้อมูล ของตัวเชื่อมโยงของแป้นพิมพ์ที่จะทำงานแบบซิงโครนัส ที่โนเวลล์ หรือสถานีทำงาน หรือระบบที่ไม่ใช่ข่ายงาน และฮาร์ดแวร์ที่เกี่ยวข้องที่รวมถึง การใช้ชิปเดี่ยวของบิด CTRL ซึ่งมีหน่วยประมวลผลพีชคณิตแบบบูลิน โดยส่วนของการทำงานของชุดคำสั่งลอจิกของบิล CTRL เพื่อตรวจจับ หรือเซตสถานภาพภายนอก ภายใต้โมดเวลา จริงโดยผ่านเส้นสัญญาณนาฬิกา หรือเส้นสัญญาณข้อมูลแบบอะซิงโครนัสของตัวเชื่อมของแป้นพิมพ์หรือเพื่อแยกเส้นสัญญาณสองอัน (TX และ RX)และใช้ชิปเดี่ยวของบิต CTRL โดยส่วนของการทำงานของเฟิร์มแวร์ เพื่อยอมให้แป้นพิมพ์ ทำงานในระบบโนเวลล์ หรือสถานีทำงาน หรือระบบที่ไม่ใช่ข่ายงาน Single-chip firmware processing method for the signal from the clock line and data signal lines of the keyboard linkage to operate synchronously at the Novell or work station. or non-network systems and related hardware including Using a single-chip twisted CTRL which has a boolean algebraic processor. By the function of the CTRL bill's logic instruction set to detect or set external states. under time mode actually through the clock signal line or the asynchronous data signal line of the keyboard connector, or to separate the two signal lines (TX and RX) and use a single chip of the CTRL bits by part of the firmware operation. to allow the keyboard work in the Novell system or work station or non-network systems

Claims (3)

1. อุปกรณ์เชื่อมโยงของแป้นพิมพ์สำหรับเชื่อมโยงระหว่างแป้นพิมพ์กับระบบคอมพิวเตอร์ อุปกรณ์เชื่อมโยงดังกล่าวจะมี (a) เส้นสัญญาณนาฬิกาที่ตอบสนองต่อระบบคอมพิวเตอร์ดังกล่าวอยู่ที่ระดับที่หนึ่งเมื่อข้อมูลอาจถูกส่งจากแป้นพิมพ์ไปยังระบบคอมพิวเตอร์ดังกล่าว (b) ตัวตรวจจับข้อมูลสำหรับตรวจจับเมื่อมีข้อมูลที่จะถูกส่งจากแป้นพิมพ์ไปยังระบบคอมพิวเตอร์ดังกล่าว (c) ส่วนจัดเก็บข้อมูล (d) ส่วนส่งข้อมูลสำหรับทำการส่งข้อมูลดังกล่าว ประกอบด้วย: ตัวตรวจจับระดับเส้นสัญญาณนาฬิกาสำหรับตรวจจับระดับของเส้นสัญญาณดังกล่าว เพื่อสร้างสัญญาณการส่งเมื่อเส้นสัญญาณนาฬิกาดังกล่าวอยู่ที่ระดับที่หนึ่งดังกล่าว และในกรณีอื่นจะเป็นสัญญาณล้มเหลว ส่วนเปิดทางการส่งข้อมูลที่ตอบสนองต่อสัญญาณการส่งดังกล่าว และ ส่วนพยายามซ้ำที่ตอบสนองต่อสัญญาณล้มเหลวดังกล่าวเพื่อทำให้ตัวตรวจจับระดับเส้นสัญญาณนาฬิกาดังกล่าวทำการตรวจจับระดับของเส้นสัญญาณนาฬิกาใหม่ หลังจากการประวิงเวลาตามที่กำหนดไว้ล่วงหน้าเพื่อที่จะพยายามทำซ้ำการส่งข้อมูลที่ยังไม่ได้ส่งออกไปหลังจากการประวิงเวลาดังกล่าว โดยวิธีดังกล่าวส่วนเปิดทางการส่งข้อมูลดังกล่าว จะพยายามส่งข้อมูลที่ยังไม่ได้ส่งออกไปตามจำนวนครั้งที่กำหนดไว้ล่วงหน้า หลังจากที่ข้อมูลที่ยังไม่ได้ส่งถูกจัดเก็บในส่วนจัดเก็บข้อมูล1. Keyboard coherence device for linking the keyboard to the computer system. The associated device has (a) a clock line that responds to that computer system at a certain level when data may be sent from the keyboard to the computer system. (B) A data detector to detect. When there is data to be transmitted from the keyboard to the computer system (c) the storage (d) the transmitting part for transmitting such information includes: line level detector for detecting line level. Such a signal To generate a transmit signal when the aforementioned clock line is at the aforementioned level And in other cases it will signal failure. The transmission opening in response to the transmission signal and the retry that responds to the failed signal to cause the clock line level detector to detect the level of the new clock line. After a predefined delay in order to try to reproduce the transmission that has not yet been sent after that delay. By the way, the open part of the transmission It will attempt to send the unsent data for the preset number of times. After the unsent information is stored in the storage 2. อุปกรณ์เชื่อมโยงแป้นพิมพ์ตามข้อถือสิทธิที่ 1 ที่ซึ่ง เส้นสัญญาณข้อมูลที่ตอบสนองต่อระบบคอมพิวเตอร์จะอยู่ในระดับที่สองเมื่อข้อมูลอาจถูกส่งจากระบบคอมพิวเตอร์ดังกล่าวไปยังแป้นพิมพ์ดังกล่าว อุปกรณ์ดังกล่าวยังประกอบด้วย ตัวตรวจจับระดับเส้นสัญญาณข้อมูลสำหรับตรวจจับระดับของเส้นสัญญาณข้อมูลดังกล่าว เพื่อผลิตเป็นสัญญาณควบคุม ที่ซึ่งส่วนพยายามซ้ำของส่วนส่งข้อมูลดังกล่าวจะตอบสนองต่อสัญญาณควบคุมดังกล่าวเพื่อดัดแปรการประวิงเวลาที่กำหนดไว้ดังกล่าว2. Keyboard linking device according to claim 1, where the data line that responds to the computer system is at a second level when data may be transmitted from the computer system to the said keyboard. The device also contains Data line level detector for detecting the level of such data line. To produce a control signal Where the recursive attempt of the sender responds to the said control signal to modify the said delay. 3. อุปกรณ์เชื่อมโยงแป้นพิมพ์ตามข้อถือสิทธิที่ 2 ที่ซึ่ง สัญญาณควบคุมดังกล่าวจะทำให้การประวิงที่กำหนดไว้ล่วงหน้าดังกล่าวถูกขจัดออกไป3. Keyboard linkage device according to claim 2, where such control signal will cause such preset delay to be eliminated.
TH9201001066A 1992-07-31 How does a single-chip firmware processing method handle clock signals and data from the keyboard linker to operate synchronously on a Novell workstation or non-networked system and related hardware? TH10339B (en)

Publications (2)

Publication Number Publication Date
TH16393A TH16393A (en) 1995-08-17
TH10339B true TH10339B (en) 2001-04-27

Family

ID=

Similar Documents

Publication Publication Date Title
US5155735A (en) Parity checking apparatus with bus for connecting parity devices and non-parity devices
EP0326696B1 (en) Hybrid communications link adapter incorporating input/output and data communications technology
CA1095604A (en) Computer interface
KR960701527A (en) Infrared Remote Control Unit for PDA
JPS63228844A (en) Method of data coupling between asynchronous interface, data module and asynchronous peripherals
US4396995A (en) Adapter for interfacing between two buses
KR950004015A (en) Cross section cross-connected cable detection system
AU613726B2 (en) Operation control system
US6332173B2 (en) UART automatic parity support for frames with address bits
US5748887A (en) Inter-processor asynchronous serial communication transmission/reception apparatus using each other's memories
US4286319A (en) Expandable inter-computer communication system
US4713793A (en) Circuit for CCIS data transfer between a CPU and a plurality of terminal equipment controllers
TH16393A (en) How does a single-chip firmware processing method handle clock signals and data from the keyboard linker to operate synchronously on a Novell workstation or non-networked system and related hardware?
JP2003124947A (en) Daisy chain data input/output system by serial communication system
EP0657046B1 (en) Fault tolerant three port communications module
US5418794A (en) Error determination scan tree apparatus and method
JPS5451347A (en) Fault detection system of data processor
KR970007157Y1 (en) Interface device between the system bus and multiple parallel ports
KR100290677B1 (en) Automatic restart apparatus of fifo(first input first output) device
JPS6244300B2 (en)
JPS5617442A (en) Parity error processing system
JPS6428742A (en) Fault detection system for computer system
KR970019289A (en) CIRCUIT FOR INTERFACING BETWEEN AUXILIARY PROCESSOR AND EXTERNAL DEVICE
JPH0646736B2 (en) Communication failure detection method
Walls Input/Output