TH10339B - วิธีการประมวลผลเฟิร์มแวร์แบบชิปเดี่ยวสำหรับสัญญาณจากนาฬิกาและข้อมูลของตัวเชื่อมโยงของแป้นพิมพ์ที่จะทำงานแบบซิงโคนัสที่โนเวลล์ หรือสถานีทำงาน หรือระบบที่ไม่ใช่ข่ายงานและฮาร์ดแวร์ที่เกี่ยวข้อง - Google Patents
วิธีการประมวลผลเฟิร์มแวร์แบบชิปเดี่ยวสำหรับสัญญาณจากนาฬิกาและข้อมูลของตัวเชื่อมโยงของแป้นพิมพ์ที่จะทำงานแบบซิงโคนัสที่โนเวลล์ หรือสถานีทำงาน หรือระบบที่ไม่ใช่ข่ายงานและฮาร์ดแวร์ที่เกี่ยวข้องInfo
- Publication number
- TH10339B TH10339B TH9201001066A TH9201001066A TH10339B TH 10339 B TH10339 B TH 10339B TH 9201001066 A TH9201001066 A TH 9201001066A TH 9201001066 A TH9201001066 A TH 9201001066A TH 10339 B TH10339 B TH 10339B
- Authority
- TH
- Thailand
- Prior art keywords
- keyboard
- data
- level
- computer system
- line
- Prior art date
Links
- 238000003672 processing method Methods 0.000 title abstract 2
- 230000005540 biological transmission Effects 0.000 claims 4
Abstract
วิธีการประมวลผลเฟิร์มแวร์แบบชิปเดี่ยว สำหรับสัญญาณจากเส้นสัญญาณนาฬิกา และเส้นสัญญาณข้อมูล ของตัวเชื่อมโยงของแป้นพิมพ์ที่จะทำงานแบบซิงโครนัส ที่โนเวลล์ หรือสถานีทำงาน หรือระบบที่ไม่ใช่ข่ายงาน และฮาร์ดแวร์ที่เกี่ยวข้องที่รวมถึง การใช้ชิปเดี่ยวของบิด CTRL ซึ่งมีหน่วยประมวลผลพีชคณิตแบบบูลิน โดยส่วนของการทำงานของชุดคำสั่งลอจิกของบิล CTRL เพื่อตรวจจับ หรือเซตสถานภาพภายนอก ภายใต้โมดเวลา จริงโดยผ่านเส้นสัญญาณนาฬิกา หรือเส้นสัญญาณข้อมูลแบบอะซิงโครนัสของตัวเชื่อมของแป้นพิมพ์หรือเพื่อแยกเส้นสัญญาณสองอัน (TX และ RX)และใช้ชิปเดี่ยวของบิต CTRL โดยส่วนของการทำงานของเฟิร์มแวร์ เพื่อยอมให้แป้นพิมพ์ ทำงานในระบบโนเวลล์ หรือสถานีทำงาน หรือระบบที่ไม่ใช่ข่ายงาน
Claims (3)
1. อุปกรณ์เชื่อมโยงของแป้นพิมพ์สำหรับเชื่อมโยงระหว่างแป้นพิมพ์กับระบบคอมพิวเตอร์ อุปกรณ์เชื่อมโยงดังกล่าวจะมี (a) เส้นสัญญาณนาฬิกาที่ตอบสนองต่อระบบคอมพิวเตอร์ดังกล่าวอยู่ที่ระดับที่หนึ่งเมื่อข้อมูลอาจถูกส่งจากแป้นพิมพ์ไปยังระบบคอมพิวเตอร์ดังกล่าว (b) ตัวตรวจจับข้อมูลสำหรับตรวจจับเมื่อมีข้อมูลที่จะถูกส่งจากแป้นพิมพ์ไปยังระบบคอมพิวเตอร์ดังกล่าว (c) ส่วนจัดเก็บข้อมูล (d) ส่วนส่งข้อมูลสำหรับทำการส่งข้อมูลดังกล่าว ประกอบด้วย: ตัวตรวจจับระดับเส้นสัญญาณนาฬิกาสำหรับตรวจจับระดับของเส้นสัญญาณดังกล่าว เพื่อสร้างสัญญาณการส่งเมื่อเส้นสัญญาณนาฬิกาดังกล่าวอยู่ที่ระดับที่หนึ่งดังกล่าว และในกรณีอื่นจะเป็นสัญญาณล้มเหลว ส่วนเปิดทางการส่งข้อมูลที่ตอบสนองต่อสัญญาณการส่งดังกล่าว และ ส่วนพยายามซ้ำที่ตอบสนองต่อสัญญาณล้มเหลวดังกล่าวเพื่อทำให้ตัวตรวจจับระดับเส้นสัญญาณนาฬิกาดังกล่าวทำการตรวจจับระดับของเส้นสัญญาณนาฬิกาใหม่ หลังจากการประวิงเวลาตามที่กำหนดไว้ล่วงหน้าเพื่อที่จะพยายามทำซ้ำการส่งข้อมูลที่ยังไม่ได้ส่งออกไปหลังจากการประวิงเวลาดังกล่าว โดยวิธีดังกล่าวส่วนเปิดทางการส่งข้อมูลดังกล่าว จะพยายามส่งข้อมูลที่ยังไม่ได้ส่งออกไปตามจำนวนครั้งที่กำหนดไว้ล่วงหน้า หลังจากที่ข้อมูลที่ยังไม่ได้ส่งถูกจัดเก็บในส่วนจัดเก็บข้อมูล
2. อุปกรณ์เชื่อมโยงแป้นพิมพ์ตามข้อถือสิทธิที่ 1 ที่ซึ่ง เส้นสัญญาณข้อมูลที่ตอบสนองต่อระบบคอมพิวเตอร์จะอยู่ในระดับที่สองเมื่อข้อมูลอาจถูกส่งจากระบบคอมพิวเตอร์ดังกล่าวไปยังแป้นพิมพ์ดังกล่าว อุปกรณ์ดังกล่าวยังประกอบด้วย ตัวตรวจจับระดับเส้นสัญญาณข้อมูลสำหรับตรวจจับระดับของเส้นสัญญาณข้อมูลดังกล่าว เพื่อผลิตเป็นสัญญาณควบคุม ที่ซึ่งส่วนพยายามซ้ำของส่วนส่งข้อมูลดังกล่าวจะตอบสนองต่อสัญญาณควบคุมดังกล่าวเพื่อดัดแปรการประวิงเวลาที่กำหนดไว้ดังกล่าว
3. อุปกรณ์เชื่อมโยงแป้นพิมพ์ตามข้อถือสิทธิที่ 2 ที่ซึ่ง สัญญาณควบคุมดังกล่าวจะทำให้การประวิงที่กำหนดไว้ล่วงหน้าดังกล่าวถูกขจัดออกไป
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TH16393A TH16393A (th) | 1995-08-17 |
| TH10339B true TH10339B (th) | 2001-04-27 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0326696B1 (en) | Hybrid communications link adapter incorporating input/output and data communications technology | |
| US5155735A (en) | Parity checking apparatus with bus for connecting parity devices and non-parity devices | |
| CA1095604A (en) | Computer interface | |
| EP0352028B1 (en) | Apparatus for transmitting data between a central processor and remote peripheral devices | |
| JPS63228844A (ja) | 非同期インターフェースと、データモジュールと非同期周辺装置間のデータ結合方法 | |
| US6973598B2 (en) | Computer system with improved data capture system | |
| US5033050A (en) | Operation control system | |
| US6332173B2 (en) | UART automatic parity support for frames with address bits | |
| TH10339B (th) | วิธีการประมวลผลเฟิร์มแวร์แบบชิปเดี่ยวสำหรับสัญญาณจากนาฬิกาและข้อมูลของตัวเชื่อมโยงของแป้นพิมพ์ที่จะทำงานแบบซิงโคนัสที่โนเวลล์ หรือสถานีทำงาน หรือระบบที่ไม่ใช่ข่ายงานและฮาร์ดแวร์ที่เกี่ยวข้อง | |
| US4713793A (en) | Circuit for CCIS data transfer between a CPU and a plurality of terminal equipment controllers | |
| TH16393A (th) | วิธีการประมวลผลเฟิร์มแวร์แบบชิปเดี่ยวสำหรับสัญญาณจากนาฬิกาและข้อมูลของตัวเชื่อมโยงของแป้นพิมพ์ที่จะทำงานแบบซิงโคนัสที่โนเวลล์ หรือสถานีทำงาน หรือระบบที่ไม่ใช่ข่ายงานและฮาร์ดแวร์ที่เกี่ยวข้อง | |
| KR960038645A (ko) | 상대방 메모리를 이용한 두 프로세서간 비동기 직렬 통신 송/수신장치 | |
| FR2432736A1 (fr) | Systeme de transmission par bus a trois etats | |
| JP2003124947A (ja) | シリアル通信方式によるデージーチェーン・データ入出力システム | |
| JPH0787470B2 (ja) | データ伝送装置 | |
| JPS63164554A (ja) | デ−タ速度自動認識システム | |
| JP2945123B2 (ja) | 通信システム | |
| JP3174246B2 (ja) | 監視装置及び情報送受信装置 | |
| KR970007157Y1 (ko) | 시스템버스와 다수 병렬포트 사이의 인터페이스 장치 | |
| SU1312591A1 (ru) | Устройство дл сопр жени ЭВМ с внешним устройством | |
| JPS5451347A (en) | Fault detection system of data processor | |
| JPS58101544A (ja) | 入出力装置の伝送テスト回路 | |
| JPH03222543A (ja) | バス転送応答方法 | |
| KR970019289A (ko) | 보조제어장치와 외부장치간 정합회로(circuit for interfacing between auxiliary processor and external device) | |
| JPS6428742A (en) | Fault detection system for computer system |