SU995311A1 - Multichannel digital-analogue converter - Google Patents
Multichannel digital-analogue converter Download PDFInfo
- Publication number
- SU995311A1 SU995311A1 SU813269665A SU3269665A SU995311A1 SU 995311 A1 SU995311 A1 SU 995311A1 SU 813269665 A SU813269665 A SU 813269665A SU 3269665 A SU3269665 A SU 3269665A SU 995311 A1 SU995311 A1 SU 995311A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- channel
- analog
- code
- inputs
- keys
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Изобретение относится к вычислительной технике, в частности к преобразователямкод - напряжение, и может быть использовано в системах вывода информации из цифровых вычислительных машин.The invention relates to computing, in particular to code-voltage converters, and can be used in systems for outputting information from digital computers.
Известен многоканальный цифроаналоговый преобразователь (ЦАП) , содержащий общий для всех каналов преобразователь код - напряжение, выход которого через схему сравнения и ключи соединен с входами аналоговых запоминающих элементов, выполненных на интеграторах £1].A multi-channel digital-to-analog converter (DAC) is known, which contains a code-common voltage converter for all channels, the output of which is connected to the inputs of analog storage elements made on integrators £ 1 through a comparison circuit and keys].
Недостатком данного устройства является низкое быстродействие.The disadvantage of this device is the low speed.
Известен также многоканальный цифроаналоговый преобразователь, содержащий блок цифровой памяти, блок управления, первые ключи, блоки аналоговой памяти и одноканальный преобразователь код - напряжение, входы которого через блок цифровой памяти соединены с шинами входного кода, а выходы через первые ключи подключены к входам блоков аналоговой памяти/ вход блока управления соединен с шиной кода номера канала, выходы бло· ка управления подключены к управля ющим входам первых ключей и блока цифровой памяти (2).Also known is a multichannel digital-to-analog converter containing a digital memory unit, a control unit, first keys, analog memory units and a single-channel code-voltage converter, the inputs of which are connected to the input code buses through the digital memory unit, and the outputs are connected to the inputs of the analog memory blocks through the first keys / the control unit input is connected to the channel number code bus, the outputs of the control unit are connected to the control inputs of the first keys and the digital memory unit (2).
Недостатком устройства являются большое время записи аналоговой информации в аналоговый запоминающий ' элемент на интеграторах и невозможность быстрой смены аналоговой информации в любом канале преобразФвателя как вследствие принципиально низкого быстродействия аналоговых запоминающих элементов на интеграторах, так и-вследствие'того, что каналы обслуживаются преобразователем . _ код - напряжение поочередно и.для ’ ® з аписи новой информации необходимо ожидать момента, когда подойдет очереДь на обслуживание данного канала. Изменение очередности обслуживания 2Q каналов не решает проблему, так как возможна ситуация, когда в некоторых каналах очередное восстановление информации (регенерация) будет пропущено несколько раз подряд, что может привести к выходу сигналов за пределы достоверных значений вследствие естественного дрейфа выходного напряжения интеграторов.The disadvantage of this device is the long time it takes to record analog information into an analog storage element on integrators and the inability to quickly change analog information in any channel of the converter, both due to the fundamentally low speed of analog storage elements on integrators and because the channels are served by the converter. _ code - voltage alternately and. For ’® to record new information, it is necessary to wait for the moment when the queue is suitable for servicing this channel. Changing the order of service of 2Q channels does not solve the problem, since it is possible that in some channels the next information recovery (regeneration) will be skipped several times in a row, which can lead to the output of signals beyond the reliable values due to the natural drift of the output voltage of the integrators.
_ Цель изобретения - повышение быстродействия устройства._ The purpose of the invention is to increase the speed of the device.
Поставленная цель достигается ‘тем, что в многоканальный цифроаналоговый преобразователь, содержащий блок цифровой памяти, блок управления, первые ключи, блоки аналоговой памяти и одноканальный преобразователь 5 код - напряжение, входы которого че(рез .блок цифровой памяти соединены 'с шинами входного кода, а выходы через первые ключи подключены к входам блоков аналоговой памяти, вход блока 1 управления соединен с шиной кода номера канала, выходы блока управления подключены к управляющим входам первых ключей и блока цифровой памяти, введены вторые ключи и второй однока-| нальный преобразователь код - напряжение (ПКН), входы которого соединены с шинами входного Кода и соответствующими входами блока цифровой памяти, выход второго одноканального преобразователя код - напряжение подключен через вторые ключи к соответствующим входам блоков аналоговой памяти и выходам первых ключей.This goal is achieved 'by the fact that in a multi-channel digital-to-analog converter containing a digital memory unit, a control unit, first keys, analog memory units and a single-channel converter 5 code is the voltage whose inputs are ( through the digital memory unit connected' to the input code buses, and the outputs through the first keys are connected to the inputs of the analog memory blocks, the input of the control unit 1 is connected to the channel number code bus, the outputs of the control unit are connected to the control inputs of the first keys and the digital memory block, we have the second keys and the second single-channel | code-voltage converter (PCN), the inputs of which are connected to the buses of the input Code and the corresponding inputs of the digital memory block, the output of the second single-channel code-voltage converter is connected through the second keys to the corresponding inputs of the analog memory blocks and outputs first keys.
На чертеже приведена функциональная схема устройства.The drawing shows a functional diagram of the device.
Шина кода номера канала соединена с входом блока 1 управления, а шины входного кода через блок 2 цифровой памяти подключены к входу первого одноканального ПКН 3, выходы которого соединены через первые ключи 4 с входами блоков 5 аналоговой памяти. Шины входного кода подключены также к входу второго ПКН 6, -выход которого через вторые ключи 7 соединен с входами блоков 5 аналоговой памяти. Выходы блока 1 управлени подключены к управляющим входам бло,ка 2 цифровой памяти, первых 4 и вторых 7 ключей.The channel number code bus is connected to the input of the control unit 1, and the input code buses through the digital memory unit 2 are connected to the input of the first single-channel PCN 3, the outputs of which are connected through the first keys 4 to the inputs of the analog memory units 5. The input code buses are also connected to the input of the second PKN 6, the output of which is connected via the second keys 7 to the inputs of the analog memory blocks 5. The outputs of the control unit 1 are connected to the control inputs of the digital block 2, the first 4 and second 7 keys.
Каждому каналу преобразования многоканального ЦАП в блоке 2 цифровой памяти отводится одна запоминающая ячейка, в которой хранится текущий код преобразования.Each conversion channel of the multi-channel DAC in block 2 of the digital memory is allocated one storage cell in which the current conversion code is stored.
Устройство работает следующим образом.The device operates as follows.
Блок 1 управления поочередно считывает коды из ячеек блока 2 цифровой памяти на входы первого ПКН 3, одновременно открывая ключ 4 соответствующего канала. В этом режиме обеспечивается циклическая регенерация аналоговой информации в блоках 5 аналоговой памяти, причем период регенерации выбирается таким, чтобы гарантировать достоверность аналоговой информации на выходах блоков 5 аналоговой памяти. При поступлении нового кода для записи в канал, но- 60 мер которого подается на отдельные входы блока 1 управления, последнее открывает аналоговый ключ 7 в соответствии с заданным номером канала, обеспечивая тем самым незамедлитель- 65 ную запись нового значения сигнала через второй ПКН 6 в соответствующий блок 5 аналоговой памяти. Одновременно блок 1 управления записывает новый код преобразования в ячейку блока 2 цифровой памяти, выделенную, для данного канала. Таким образом, процесс регенерации не замедляется, а новое значение кода сразу же преобразуется в аналоговый сигнал на выходе соответствующего канала.The control unit 1, in turn, reads the codes from the cells of the digital memory unit 2 to the inputs of the first PCN 3, while simultaneously opening the key 4 of the corresponding channel. In this mode, cyclic regeneration of analog information in blocks 5 of the analog memory is provided, and the regeneration period is chosen so as to guarantee the reliability of the analog information at the outputs of blocks 5 of the analog memory. Upon receipt of a new code for recording in the channel, but 60 of which is fed to the individual inputs of the control unit 1, the latter opens the analog key 7 in accordance with the specified channel number, thereby providing an immediate 65-second record of the new signal value through the second control panel 6 in corresponding block 5 of the analog memory. At the same time, the control unit 1 writes a new conversion code to the cell of the digital memory unit 2 allocated for this channel. Thus, the regeneration process is not slowed down, and the new code value is immediately converted to an analog signal at the output of the corresponding channel.
В случае, когда запись нового зна'чения сигнала и регенерация аналоговой информации должны производиться по одному и тому же каналу, процесс регенерации по данному каналу блокируется и блок 1 управления сразу же переходит к регенерации информации по следующему каналу. Запсь же нового значения сигнала через преобразова20 тель 6 код - напряжение в данный канал проходит обычным образом.In the case when the recording of a new signal value and the regeneration of analog information should be carried out on the same channel, the regeneration process on this channel is blocked and the control unit 1 immediately proceeds to regenerate the information on the next channel. The recording of a new signal value through the converter 6 code - voltage in this channel passes in the usual way.
Устройство позволяет с помощью двух ПКН организовать практически любое количество быстродействующих 25 каналов цифроаналогового преобразования. Числе их зависит только от качества работы блоков аналоговой памяти, в частности от скорости спада, напряжения в этих элементах. Для су30 шествующих аналоговых запоминающих элементов типовым значением скорости спада является величина 10-100 мВ/с, что при точности 10 дв. разрядов, размахе выходного напряжения -10 в и 35 времени, отводимом на одно цифроаналоговое преобразование, 10 мкс позволяет организовать соответственно 50000-5000 каналов цифроаналогового преобразования с погрешностью, вно40 симой схемой, показанной на чертеже, меньше 0,5 младшего значащего разряда и временем преобразования по любому каналу 10 мкс. При выполнении такого преобразователя по известной 43 функциональной схеме потребовалось бы 5000-50000 дорогостоящих 10-разрядных преобразователей код - напряжение .The device allows using two PCNs to organize almost any number of high-speed 25 channels of digital-to-analog conversion. Their number depends only on the quality of work of the analog memory blocks, in particular, on the decay rate and voltage in these elements. For existing analogue storage elements, the typical value of the decay rate is 10–100 mV / s, which, with an accuracy of 10 bits. bits, the amplitude of the output voltage of -10 V and 35 times, allocated to one digital-to-analog conversion, 10 μs allows you to organize, respectively, 50,000-5,000 channels of digital-to-analog conversion with an error, the 40 circuitry shown in the drawing, less than 0.5 least significant digit and conversion time on any channel 10 μs. When performing such a converter according to a well-known functional block diagram, 5000-50000 expensive 10-bit code-voltage converters would be required.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813269665A SU995311A1 (en) | 1981-04-02 | 1981-04-02 | Multichannel digital-analogue converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813269665A SU995311A1 (en) | 1981-04-02 | 1981-04-02 | Multichannel digital-analogue converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU995311A1 true SU995311A1 (en) | 1983-02-07 |
Family
ID=20951164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813269665A SU995311A1 (en) | 1981-04-02 | 1981-04-02 | Multichannel digital-analogue converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU995311A1 (en) |
-
1981
- 1981-04-02 SU SU813269665A patent/SU995311A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2214738A (en) | Analog to digital converter | |
US3742489A (en) | Sample amplifiers having automatic regulation of the amplification factor by discrete values | |
SU995311A1 (en) | Multichannel digital-analogue converter | |
USRE32313E (en) | Digital-to-analog converter and PCM encoder using the converter | |
SU1176376A1 (en) | Device for processing multichannel analog signals | |
SU917336A1 (en) | Multichannel voltage-to-number converter | |
SU940301A1 (en) | Multichannel switching device | |
EP0586113A2 (en) | Analog-to-digital converter | |
SU1431073A1 (en) | Multichannel d-a converter | |
SU1062753A1 (en) | Device for transmitting measured data | |
SU1464137A1 (en) | Multichannel regulator | |
SU1233284A1 (en) | Multichannel dtigital-to-analog converter | |
SU1277122A1 (en) | Interface for linking digital computer with magnetic tape recorder | |
SU1089609A1 (en) | Data compression device | |
SU1365116A1 (en) | Device for multichannel magnetic recording of digital information | |
SU1011623A1 (en) | Data recorder | |
JPH0754528B2 (en) | Sensor identification information generator | |
SU1247857A2 (en) | Multichannel system for entering analog information | |
SU858207A1 (en) | Reversible analogue-digital converter | |
SU1451605A1 (en) | Multichannel time-pulse converter | |
SU1647449A1 (en) | Phase calibrator | |
SU668084A1 (en) | Multichannel converter | |
SU1411972A1 (en) | Method and device for multichannel a-d conversion of pulses | |
SU1005147A2 (en) | Device for transmitting telemetric information | |
SU875451A1 (en) | Device for registering measurement information |