SU987635A1

SU987635A1 - Устройство дл вычислени корней приведенного квадратного уравнени

Info

Publication number: SU987635A1
Application number: SU802982461K
Authority: SU
Inventors: Александр Федорович Гришков; Игорь Георгиевич Дорух; Анатолий Васильевич Маргелов
Original assignee: Предприятие П/Я А-3565
Priority date: 1980-09-12
Filing date: 1980-09-12
Publication date: 1983-01-07
Also published as: SU987631A1

Description

(54) УСТЮЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КОРНЕЙ ПРИВЕДЕННОГО КВАДРАТНОГО УРАВНЕНИЯ

1 .

Изобретение относитс к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.

Известно устройство дл вычислени корней приведенного квадратного уравнени содаржащее операционнью усилители, сумматор, . функциональные потенщюметры ИНедостатком известного устройства вл етс значительна инерционность.

Наиболее близким к предлагаемому вл етс устройство дл вычислени корней приведенного квадратного уравнени , содержащее согласующие усилители, квадраторы, сумматоры 21.

Это устройство характертзуетс сравнительно невысоким быстродействием.

Цель изобретени - повышение стродействи .

Указанна цель достигаетс тем, «по устройство дл вычислени корней приведенного квадратного уравнени , «)держащем соединенные последовательно первый согласующий усилитель и первый квадратор, соединенные последоватепьно второй согласующий усилитель и второй квадратор, входы первого .и второго согласуюцщх усилителей вл ютс соответственно первым и вторым входами устройства, первый сумматор, выход которого подключен к входу третьего квадратора, второй сумматор, выходы первого и второго согласующих усилителей соединены соответственно с первым и вторым входами первого сумматора, выходы первого, второго и третьего квадраторовпод10 ключены соответственно к первому, второму и третьему входам второго сумматора, четвертый вход второго сумматора соеданен с его выходом, выход второго сумматора вл етс выходом устройства и подключен к третьему

15 входу первого сумматора.

На чертеже изображена функциональна схема предлагаемого устройства.

Устройство содержит первый и второй согпасуюпдае усилители 1 и 2, первый, второй и

20 третий квадраторы 3, 4 н 5, первьтй и второй сумматоры 6 и 7, первый 8 и второй 9 входы устройства и его выход 10.

Claims

Устройство работает следующим образом. 3 На первый 8 и второй 9 входы подаютс сигналы А и В, пропорциональные коэффициентам приведенного квадратного уравнени + рх + q О Пртчем р 2(А f В)(2) q 2 АВ(3) Сигналы через первый и второй согласующие усилители 1 и 2 Поступают на .лервый и второй квадраторы 3 и 4 и на сумматор 6 на третий вход которого поступает сигнал с выхода сумматора 7. На выходе сумматора 6 формируетс сигнал Иб А + В + И где И - выходдой сигаал второго сумматора 7, На выходе квадратора 5 формируетс сигнал Из (А + В + И,)(5) На выходах первого и вторюго квадраторо 3 и 4 пол рность сигналов противоположна пол рности сигналов на их входах, а на выходе квадратора 5 пол рность сигнала совпадает с пол рностью сигнала на его входе. На выходе сумматора 7 И И, - А - В + (А + В + И) С учетом преобразований 2( А + В) И, + 2 АВ О Таким образом, выходной сигнал устройст ва пропорционален одному из корней уравнен вида (1), По сравнению с известным устройством предлагаемое обладает новым качеством - более высоким быстродействием. Формула изобретени Устройство дл вычислени корней приведенного квадратного уравнени , содержащее соединенные последовательно первый согласующий усилитель и первый квадратор, соединенные последовательно второй согласующий усилитель и второй квадратор, входы первого и второго согласзтощих усилителей вл ютс соответственно первым и вторым входами устройства, первый сумматор, выход которого подключен к входу третьего квадратора, второй сумматор, .выходы первого и второго согласующих усилителей соединены соответственно с первым и вторым входами первого сумматора, выходы первого, второго и третьего квадраторов подключены соответственно к первому, второму и третьему входам второго сумматора, отличающеес тем, что, с -«елью повышени быстродействи , четвертый вход второго сумматора соединен с его выходом, выход второго сумматора вл етс выходом устройства и подключен к третьему входу первого сумматора. Источники информации, прин тые во внимание при экспертизе L КонстантиноБский М. И. Малогабаритные аналоговые вычислители. М,,, Эдарти , 1966, с. 122-127, рис. 4-L
2. Авторское свидетельство СССР по за вке № 2967294/18-24, кл. G 06 G 7/16, 04.08.80 (прототтш).