SU978151A2 - Система дл контрол электронных устройств - Google Patents

Система дл контрол электронных устройств Download PDF

Info

Publication number
SU978151A2
SU978151A2 SU782670316A SU2670316A SU978151A2 SU 978151 A2 SU978151 A2 SU 978151A2 SU 782670316 A SU782670316 A SU 782670316A SU 2670316 A SU2670316 A SU 2670316A SU 978151 A2 SU978151 A2 SU 978151A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
shift register
comparison
digital computer
Prior art date
Application number
SU782670316A
Other languages
English (en)
Inventor
Виталий Алексеевич Сечкин
Олег Дмитриевич Столяров
Original Assignee
Предприятие П/Я В-8208
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8208 filed Critical Предприятие П/Я В-8208
Priority to SU782670316A priority Critical patent/SU978151A2/ru
Application granted granted Critical
Publication of SU978151A2 publication Critical patent/SU978151A2/ru

Links

Landscapes

  • Control By Computers (AREA)

Description

f Изобретение относитс  к вычислительной технике и может быть использовано в системах автоматического контрол  интегральных схем, а также блоков и устройств дискретного действи  при их производстве и эксплуатации.
По основному авт.св.№ 696464 известна система дл  контрол  электронных устройств,содержаща  цифровую вычислительную машину, блок сравнени , сдвиговый регистр, счетчик, тактовый .генератор и распределитель импульсов . Управл ющий выход ЦВМ соединен с первым (запуска1адим) входом тактового генератора, первый и второй информационные входы ЦВМ со.адииены соответственно с первыми входами блока сравнени  и входами контролируемого устройства..Выход тактового генератора соединен с распределителем импульсов, первый, второй и третий выходы которого соединены соответственно с управл ющим входом блока сравнени , с первым и вторым входом сдвигового регистра и с входом счетчика. Информационные выходы счетчика соединены с информационными входами ЦВМ, выход сигнала переполнени  счетчика соединен
с вторым запрещающим входом тактового генератора и с входом Останов ЦВМ. Выход контролируемого устройства соединен с вторым входом блока сравнени , выход которого соединен с третьим входом сдвигового регистра . Выход сдвигового регистра соединен с входом Прерывание ЦВМ С1.
Недостатком известной системы
10 контрол  вл етс  ее низкое быстродействие за счет того, что на каждом шаге тестовой последовательности происходит полный цикл просмотра содержимого блока сравнени . Дейст15 вительно, в известной системе результат сравнени  эталонных сигналов и сигналов контролируемого.устройства, формирующийс  в блоке сравнени , передаетс  в сдвиговый регистр и затем
20 производитс  анализ всех разр дов сдвигового регистра; В то же врем  на практике в большинстве случаев встречаютс  две ситуации: либо эталонный код и сигналы контролируемого
25 устройства полностью совпадают, либо имеет место несовпадение в отдельных разр дах. В первой ситуации вообще не имеет смысла анализировать содержимое блока сравнени , а во
30 второй - проверка разр дов сдвигового
регистра должна вестийь начина  с первого разр да только до тех пор, пока не будет обнаружен последний разр д несовпадени . При выполнении указанных условий можно значительно повысить быстродействие системы контрол .
Цель изобретени  - повышение быстродействи  системы дл  контрол  электронных устройств.
Поставленна  цель достигаетс  тем, что в систему контрол  эталонных устройств введены фо и-1иров атель сигналов и блок коррекции, содержащий группу триггеров, группу элементов И и дешифратор, выходы которого подключены к первым выходам соответствующих элементов И группы, выходы которых подключены к входам соответствующих триггеров группы, выходы которых подключены к третьему входу блока сравнени , выход которого .соединен с первым входом формировател  сигналов, первый выход которого соединен с вторым входом тактового генератора и входом Останов цифровой вычислительной Машины, второй выход формировател  сигналов соединен с вторым входом сдвигового регистра и входом двойного счетчика, информационныйвыход которого подключен к входу дешифратора блока коррекции, выход сдвигового регистра соединен с вторыми входами элементов И группы блока коррекции , второй вход формировател  сигналов соединен с третьим выходом распределител  импульсов.
На фиг.1 изобретена структурна  схема системы дл  контрол  электронных устройств; на фиг.2 - функциональна  схема блока коррекции.
Система дл  контрол  эталонных устройств содержит цифровую вычислительную машину 1, генератор 2 тактов , распределитель 3 импульсов, блок 4 сравнени , блок 5 коррекции, формирователь б сигналов, сдвиговый регистр 7, двоичный счетчик 8, триггеры 9г элементы И 10 и дешифратор И.
Устройство работает следующим образом.
На каждом шаге тестовой последовательности ЦВМ-1 считывает из пам ти очередной тестовый набор кода, состо щего из единиц и нулей, и выдает этот код на контролируемое устройство . Затем ЦВМ 1 передает в блок сравнени  эталонный набор кода, соответствующий требуемым ответным сигналам контролируемого устройства. После окончани  переходных процессов в контролируемом устройстве ЦВМ 1 запускает тактовый генератор 2, который начинает вырабатывать последовательность тактовых импульсов. Запустив тактовый генератор 2, ЦВМ 1 освобождаетс  от процесса контрол  данного устройства и может быть использована дл  решени  других задач, в частности дл  контрол  других устройств .
Тактовые импульсы поступают на распределитель 3 импульсов. Первый тактовый импульс поступает на управл ющий вход блока 4 сравнени , второй вход которого подключен к выходу контролируемого устройства. Тем самым первый тактовый импульс разрешет прохождение сигналов с выхода контролируемого устройства на блок 4 сравнени , где они сравниваютс  с эталонным набором кода. В результа те в блоке 4 сравнени  формируетс  код, содержащий нули в тех разр дах, где выходной сигнал контролируемого устройства совпадает с эталонным сигналом, и единицы в тех разр дах, где совпадени  не происход т.
Второй тактовый импульс поступает на первый вход сдвигового регистра 7 и разрешает перезапись в последний содержимое блока 4 сравнени .
Третий и последующие тактовые импульсы с распределител  3 дапульсов поступают на первый вход формировател  6 сигналов, второй вход которого подключен к выходу блока 4 сравнени . Если сигналы контролируемого устройства совпали с эталонным набором кода, на выходе Сравнение формировател  6 формируетс  сигнал, .который-запрещает дальнейшую работу тактового генератора 2 и поступает на вход Останов ЦШ1 1. Система конконтрол - при этом возвращаетс  в исходное состо ние.
Если же сигналы контролируемого устройства не совпадают с эталонным набором кода, то формируетс  сигнал на выходе Несравнение формировател  б. По каждому импульсу с третьего выхода Несравнение формировател  6 содержимое сдвигового регистра 7 сдвигаетс  на один разр д, а содержимое счетчика -8 увеличиваетс , на единицу. Если на выходе сдвигового регистра 7 по вл етс  сигнал логическа  1, что свидетельствует о несовпадении сигнала контролируемого устройства с эталонным, то этот сигнал с выхода сдвигового регистра 7 поступает на вход Прерывание ЦВМ. Содержимое счетчика 8 в этот момент указывает номер разр да кода, в котором произошло несовпадение.
Получив сигнал прерывани , ЦВМ 1 принимает и записывает в пам ть содержимое счетчика 8, после чего вновь переходит к решению других задач. При по влении следугацего несовпадени  разр дов кодов, т.е. единицы на выходе сдвигового регистра 7, снова происходит прерывание ЦВМ 1 и запись содержимого счетчика в пам ть ЦВМ 1.
Сдвиги содержимого сдвигового регистра 7 продолжаютс  до тех пор, пока в ЦВМ 1 не будет передан гщрес последнего из несовпадающих разр дов . После этого оставшиес  разр ды кодов не опрашиваютс , тактовый генератор 2 выключаетс  и в 1ЩМ 1 поступает сигнал Останов. Это обеспечиваетс  тем, что при каждом несовпадении разр дов кода происходит коррекци  соответствующего разр да в блоке сравнени , т.е. состо ние этого разр да с помощью сигналов блока 5 коррекции принудительно устанавливаетс  в О. Содержимое счетчика 8 подаетс  на дешифратор 11, поэтому в каждый момент времени имеетс  разрешающий потенциал на одном из элементов И 10. При по влении единицы на выходе сдвигового регистра 7 возбуждаетс  вход Установка 1 соответствующего триггера 9. Сигнал с выхода этого триггера 9 поступает в блок 4 сравнени  на соответствующий разр д кода сравнени  и корректи рует его, т.е. переводит из 1 в О. Таким образом, по мере продвижени  содержимого сдвигового регистр происходит последовательна  коррекци  разр дов, в которых имеет место несравнение. После коррекции последнего по счету несравнившегос  разр да , на выходе блока 4 сравнени , формируетс  все О, поэтому по очередному тактовому импульсу с третьего выхода распределител  3 импульсов на выходе Сравнение формировател  6 по вл етс  сигнал, который блокируетс  тактовый генератор 2.
Если последний несравнивающийс  разр д  вл етс  последним разр дом кода, то сигналы от тактового генератора 2 проход т на сдвиговый регистр 7 и счетчик 8 до конца. При этом на выходе счетчика 8 по вл етс  сигнал переполнени , который останавливает тактовый генератор 2 и поступает на вход (Останов ЦВМ 1.
Таким образом, предлагаема  система позвол ет существенно повысить
ее быстродействие дл  контрол  электронных устройств. Это обеспечивает возможность сокращени  времени проверки исправности систем приблизитель но на 90% и более. Следовательно, предлагаемое устройство при обслуживании объектов, наход щихс , в посто нном действии или готОвности поэвоц ет отключать систему дл  импульсной проверки ее состо ни  в любой заданный момент на минимально допустиi jft период, не наруша  практически работоспособности и готовности объекта .

Claims (1)

1. Авторское свидетельство СССР 1 696464, кл. G 06 F 11/00, 1978.
Д
--
-- ш
SU782670316A 1978-09-27 1978-09-27 Система дл контрол электронных устройств SU978151A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782670316A SU978151A2 (ru) 1978-09-27 1978-09-27 Система дл контрол электронных устройств

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782670316A SU978151A2 (ru) 1978-09-27 1978-09-27 Система дл контрол электронных устройств

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU696464 Addition

Publications (1)

Publication Number Publication Date
SU978151A2 true SU978151A2 (ru) 1982-11-30

Family

ID=20787801

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782670316A SU978151A2 (ru) 1978-09-27 1978-09-27 Система дл контрол электронных устройств

Country Status (1)

Country Link
SU (1) SU978151A2 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0435636A1 (en) * 1989-12-27 1991-07-03 Lsi Logic Corporation Testing of integrated circuits using clock bursts
US5177440A (en) * 1989-12-27 1993-01-05 Lsi Logic Corporation Testing of integrated circuits using clock bursts

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0435636A1 (en) * 1989-12-27 1991-07-03 Lsi Logic Corporation Testing of integrated circuits using clock bursts
US5177440A (en) * 1989-12-27 1993-01-05 Lsi Logic Corporation Testing of integrated circuits using clock bursts

Similar Documents

Publication Publication Date Title
US4405982A (en) Arrangement for monitoring the function of a programmable electronic switching circuit
SU978151A2 (ru) Система дл контрол электронных устройств
SU1522190A1 (ru) Устройство дл ввода информации
SU1005063A2 (ru) Система дл контрол электронных устройств
SU1589281A2 (ru) Устройство дл обнаружени ошибок в дискретной последовательности
SU970317A1 (ru) Корректор дл шаговых систем
SU1179375A1 (ru) Устройство дл контрол больших интегральных схем пам ти
SU813432A1 (ru) Устройство дл контрол микро-пРОгРАММНОгО ABTOMATA
SU1649547A1 (ru) Сигнатурный анализатор
SU1403059A1 (ru) Устройство дл сортировки массивов чисел
SU1160393A2 (ru) Устройство дл поиска числа,ближайшего к заданному
SU1270759A2 (ru) Устройство переменного приоритета
SU809582A1 (ru) Счетчик джонсона
SU1529229A1 (ru) Устройство дл контрол работы микроЭВМ
SU993260A1 (ru) Устройство дл логического управлени
SU450955A1 (ru) Измерительна информационна система со сжатием данных
SU679985A1 (ru) Устройство дл исправлени арифметических ошибок
SU834926A1 (ru) Устройство дл контрол счетчика
SU920640A1 (ru) Устройство дл программного управлени
SU853814A1 (ru) Устройство дл контрол распре-дЕлиТЕл иМпульСОВ
SU1443005A2 (ru) Система ввода информации от пневматических датчиков в электронную вычислительную машину
SU792249A1 (ru) Устройство восстановлени информации
SU1078613A1 (ru) Устройство дл преобразовани кодов
SU362333A1 (ru) УСТРОЙСТВО дл АВТОМАТИЧЕСКОЙ ПРОВЕРКИ
SU1335933A1 (ru) Устройство дл программного управлени