SU974599A1 - Многоканальное устройство приема информации - Google Patents

Description

(5) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ПРИЕМА ИНФОРМАЦИИ

1

Изобретение относитс  к области св зной техники и может быть использовано в многоканальных системах параллельного типа дл  передачи дискретных сигналов.

Известно многоканальное устройство приема информации, содержащее в каждом канале приемный блок, соединенный с входами регенератора и блока фазировани , выход которого подключен к другому входу регенерато-ра , и декодер, а также задающий генератор , выход которого подключен к вторым входам блоков фазировани  каждого канала, и блок защиты от ошибок 1 .

Однако известное устройство не .обеспечивает достаточно высокой точности приема. Это св зано с тем, что при сдвигах элементов разных подблоков относительно друг друга на величину, превышающую исправл ющую способность регенератора, возможны случаи смещени  самих подблоков относительно друг друга на выходах фазоимпульсных модул торов разных каналов , привод щих к неув зке всех каналов во времени.

Цель изобретени  - повышение точности приема.

Дл  этого в устройстве в каждом канале введен блок прив зки, а также последовательно соединенные блок задержки и блок считывани , подключенный к входам блока защиты от ошибок, при этом в каждом канале выход регенератора через декодер подключен к входу блока прив зки, второй вход

15 которого соединен с вторым выходом декодера, входами блока задержки и блока считывани , третий вход блока прив зки соединен с соответствующим выходом блока считывани , четвертый

20 эход - с вторым выходом блока фазировани , а выходы блоков прив зки всех каналов подк/точены к другим входам блока защиты от ошибок. 39 Блок прив зки выполнен на триггере , выходы которого подключены к входам первого и второго регистров, выходы которых объединены и  вл ютс  выходом блока прив зки, а вторые, третьи, четвертые входы регистров и вход триггера  вл ютс  соответственно входами блока прив зки. На фиг. 1 представлена принципиальна  электрическа  схема предложен ного устройства; на фиг. 2 - взаимное положение подблоков и их одноименных элементов. Многоканальное устройство приема информации содержит в каждом канале приемный блок 1, регенератор 2, блок 3 фазировани , декодер Ц, задающий генератор 5 блок 6 защиты от ошибок , блок 7 прив зки, блок 8 задержки , блок 9 считывани , блок 7 прив з ки содержит триггер 10, первый 11 и второй 12 регистры. Кроме того, распределитель- 1 3 , блоки Il кодировани  и блоки 15 сопр жени  на передающей стороне каналов св зи. Устройство работает следующим об разом. С помощью распределител  13 блок информации раздел етс  на несколько подблоков длиной в k символов, кото рые раздельно кодируютс  п, k-кодом в блоках k кодировани  и поступают в блоки 15 сопр жени . Взаимное пол жение подблоков, а также их . одноименных элементов, соответствует диаграмме, приведенной на фиг. 2d. В блоках 15 сопр жени  осуществл етс  преобразование элементов, име щих форму посылок посто нного тока, к виду, пригодному дл  передачи по каналам св зи. С помощью приемных блоков 1 осуществл етс  преобразование прошедши каналы св зи сигналов, которые с их выходов в виде посылок посто нного тока (элементов) поступают в регенераторы 2 и в блоки 3 фазировани . В блоках 3 фазировани  из импульсов приход щих от задающего генератора 5, формируютс  тактовые импульсы, в числ ютс  расфазировки между ними и элементами подблоков, с помощью сигналов расфазировки тактовые импульсы оптимально фазируютс  с ,си1- налами соответствующих им каналов. Из передних фронтов тактовых импуль сов формируютс  узкие импульсу, кот рыми элементы прин тых подблоков стробируютс  в регенераторах 2. С ВЫХОДОВ регенераторов 2 подблоки поступают в декодеры 4. На входах декодеров i прин тые подблоки по форме аналогичны переданным, однако вследствие раздельной синхронизации тактовых частот их взаимное положение, как и положение одноименных элементов , становитс  другим (фиг. 26), Относительное смещение подблоков во времени непрерывно мен етс  в некотором интервале Т tn-t. Информационные символы подблоков, поступающие с сигнальных выходов декодеров , запоминаютс  в одном из регистров 11 или 12 блоков 7 прив зки с помощью тактовых частот, поступающих от блоков 3 фазировани  соответствующих им каналов. Сигналы вычисленных признаков подблоков с управл ющих выходов декодеров 4 поступают на входы триггеров 10 блоков 7 прив зки,, на блок 8 задержки и на сигнальные входы блока 9 считывани , в котором они также запоминаютс . Триггеры 10 блоков 7 прив зки, опрокидыва сь от поступающих на них признаков подблоков, осуществл ют коммутацию входов и выходов регистров 11 и 12, причем, если один из регистров подключаетс  на запись информации, то другой - на считывание и наоборот . В блоке 8 задержки по первому из поступивших признаков формируетс  управл ющий импульс, задержанный на врем  Т, равный максимальному интервалу смещени  подблоков. С поступлением этого импульса в блоке 9 считывани  формируетс  пачка тактовых импульсов , которыми осуществл етс  считывание информационных символов из регистров 11 и 12 блоков 7 прив зки . Здесь же формируетс  один импульс , осуществл ющий считывание признаков подблоков. При считывании все подблоки, поступающие с регистров 11 и 12 блоков 7 прив зки на сигнальные входы блока 6 защиты от ошибок, а также их одноименные элементы, занимают одинаковое фазовое положение. Одинаковое фазовое положение занимают и признаки подблоков, поступающие от блока 9 считывани  на управл ющие входы блока 6 защиты от ошибок, в котором осуществл етс  последующа  обработка прин тых подблоков в соответствии с установленным алгоритмом. При отсутствии ошибок в блоке данные выдаютс  получателю. Одновременно выдаетс  признак, соответствующий отсутствию ошибок. При наличии ошибок в блоке данные получателю не выдают с , но выдаетс  признак ошибки, кото рый может использоватьс , например, дл  переспроса в системах с решающей обратной св зью. Таким образом в предложенном устройстве исключаютс  ошибки, возникающие в процессе установки отрегене рированных элементов разных подблоков в одинаковое фазовое положение Уменьшение ошибок сокращает количество признаков ошибки на выходе блока 6 защиты от ошибок, что повышает реальную скорость передачи, например , за счет уменьшени  числа пер спросов в системах с решающей обратной св зью. формула изобретени  1. Многоканальное устройство приема информации, содержащее в каждом канале приемный блок, соединенный с входами регенератора и блока фазировани , выход которого подключен к другому входу регенератора, и декодер , а также задающий генератор, выход которого подключен к вторым входам блоков фазировани  каждого канала, и блок защиты от ошибок, отличающеес  тем, что. с целью повышени  точности приема, в каждом канале введен блок прив зки , а также последовательно соединенные блок задержки и блок считывани , подключенный к входам блока защиты от ошибок, при этом в каждом канале выход регенератора через декодер подключен к входу блока прив зки , второй вход которого соединен с вторым выходом декодера, входами блока задержки и блок считывани , третий вход блока прив зки соединен с соответствующим выходом блока считывани , четвертый вход - с вторым выходом блока фазировани , а выходы блоков прив зки всех каналов подключены к другим входам блока защиты от ошибок. 2. Устройство по.п. 1, о т л и чающеес  тем, что блок прив зки выполнен на триггере, выходы которого подключены к входам первого и второго регистров, выходы которых объединены и  вл ютс  выходом блока прив зки, а вторые, третьи и четвертые входы регистров и вход триггера  вл ютс  соответственно входами блока прив зки. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 259135, кл. Н О L 7/10, 19б9 (прототип).

Claims (2)

1. Формула изобретения о .

   1. Многоканальное устройство приема информации, содержащее в каждом канале приемный блок, соединенный 25 с входами регенератора и блока фазирования, выход которого подключен к другому входу регенератора, и декодер, а также задающий генератор, выход которого подключен к вторым 30 входам блоков фазирования каждого канала, и блок защиты от ошибок, отличающееся тем, что, с целью повышения точности приема, в каждом канале введен блок привязки, а также последовательно соединенные блок задержки и блок считывания, подключенный к входам блока защиты от ошибок, при этом в каждом канале выход регенератора через декодер подключен к входу блока привязки, второй вход которого соединен с вторым выходом декодера, входами блока задержки и блок считывания, третий вход блока привязки соединен с соответствующим выходом блока считывания, четвертый вход - с вторым выходом блока фазирования, а выходы блоков привязки всех каналов подключены к другим входам блока защиты от ошибок.
2. 2. Устройство поп. ^отличающееся тем, что блок привязки выполнен на триггере, выходы которого подключены к входам первого и второго регистров, выходы которых объединены и являются выходом блока привязки, а вторые, третьи и четвертые входы регистров и вход триггера являются соответственно входами блока привязки.