SU974564A2

SU974564A2 - Pulse delay device

Info

Publication number: SU974564A2
Application number: SU813293069A
Authority: SU
Inventors: Павел Иванович Луговцов; Нина Григорьевна Луговцова; Виктор Александрович Стешин
Original assignee: Предприятие П/Я А-3327
Priority date: 1981-05-27
Filing date: 1981-05-27
Publication date: 1982-11-15

Description

(54) УСТРОЙСТВО ЗА.ЦЕРЖКИ и myльcoв(54) DEVICE ZA.ZERZHKI and mylskov

Изобретение относитс к радиотехнике и может быть использовано в радиолокации , радионавигации, телемет рии, импульсной радиосв зи, радиоуправлении , в измерительной и вычислительной технике.The invention relates to radio engineering and can be used in radiolocation, radio navigation, telemetry, pulsed radio communication, radio control, in measuring and computing equipment.

По основному авт.св. I/ 687596 известно устройство задержки импульсов , содержащее тактовый генератор с подключенными к нему первыми входами вентил ми, инвертор, счетный триггер, реверсивный счетчик и многовходовой вентиль, причем выходы вентилей соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, выходы которого подключены ко входам многовходового вентил , выход последнего соединен с установочным входом счетного триггера, другой вход первого вентил параллельно подключен ко входам многовходового вентил , выход последнего соединен с установочным входом счетного триггера, другой вход первого вентили параллельно подключен ко входу устройства и через инвертор - к управл ющим входам счетного триггера, единичный выход которого соединен со вторым входом второго вентил С.According to the main auth. I / 687596 a pulse delay device is known that contains a clock generator with first valves connected to it, an inverter, a counting trigger, a reversible counter and a multi-input valve, and the outputs of the valves are connected respectively to the summing and subtracting inputs of a reversible counter, the outputs of which are connected to the inputs of a multi-input valve, the last output is connected to the installation input of the counting trigger, another input of the first valve is connected in parallel to the inputs of the multi-input valve, the output of the last connected to the installation input of the counting trigger; another input of the first valve is connected in parallel to the device input and through the inverter to the control inputs of the counting trigger, the single output of which is connected to the second input of the second valve C.

Недостатками этого устройства вл ютс низка надежность и точность, при задержке достаточно длинных импульсов .The disadvantages of this device are low reliability and accuracy, with a delay of sufficiently long pulses.

Цель изобретени - повышение надежности и точности устройства задержки импульсов при задержке достаточно длинных импульсов.The purpose of the invention is to increase the reliability and accuracy of the pulse delay device with a delay of sufficiently long pulses.

Цель достигаетс тем, что в уст10 ройство задержки импульсов, содержащее тактовый генератор, три элемента И, элемент НЕ, реверсивный счетчик и счетный триггер, в котором выходы первого и второго элемента Н The goal is achieved by the fact that a pulse delay device containing a clock generator, three AND elements, an NOT element, a reversible counter and a counting trigger, in which the outputs of the first and second elements H

15 соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, выходы которого подключены ко входам третьего элемента И, первый вход первого элемента И 15 are connected respectively to the summing and subtracting inputs of the reversible counter, the outputs of which are connected to the inputs of the third element And, the first input of the first element And

20 и вход элемента НЕ соединены со входной шиной устройства, первый вход второго элемента И подключен к единичному выходу счетного триггера, единичный и счетный входы которого соеди25 нены с выходом sJieMeHTa НЕ,единичный выход счетного триггера подк/гючен к выходной шине устройства, введены шесть элементов И, две группы .элементов И, элемент ИЛИ, два ре30 версивных счетчика и дешифратор. причем выход элемента ИЛИ подключен ко вторым входам первого и второго элементов И, выход третьего элемента И соединен с первым входом четве того элемента И, выход тактового генератора подключен к первым входам п того, шестого и седьмого эле ментов И, выход третьего элемента И соединен с первыми входами восьмого и .дев того элементов И,второй вход четве того элемента И подключен к выходу элемента НЕ, третий вход четвертого и второй вход п того элементов И соединены с первым выходом дешифратора , вторые входы шестого и восьм го элементов И подключены ко входной шине устройства, вторые входы седьмо го и дев того элементов И соединены с единичным выходом счетного триггера , нулевой вход которого подключен к выходу четвертого элемента И, первые входы первых элементов И первой и второй групп соединены со вторым выходом дешифратора, первые входы последних элементов И первой и второй групп, соединены с последним выходом дешифратора, вторые входы элементов И первой группы соединены соответственно с нулевыми выходами второго реверсивного счетчика, а третьи входы - с нулевым выходом счетного триггера, вторые входы элементов И второй группы соединены соответственно с единичными выходами второго реверсивного счетчика, а тре тьи входы - с единичным выходом счетного триггера, выход п того элемента И и выходы элементов И первой и второй групп соединены соответстве но со входами элемента ИЛИ, выходы шестого и седьмого элементов И соеди нены соответственно с суммирующим и вычитающим входами второго реверсивного счетчика, выходы восьмого и дев того элементов И соединены соответственно с суммирующим и вычитающим входами третьего реверсивного счетчика, выход которого подключен ко входу дешифратора. На чертеже изображена функциональ на электрическа схема предложенного , устройства. Устройство содержит первый 1 и второй 2 элементы И, первый реверсив ный счетчик 3, третий 4 и четвертый 5 элементы И, элемент НЕ б, счетный триггер 7, тактовый генератор 8, п тый 9, шестой 10, седьмой 11, восьмой 12, дев тый 13 элементы И, входную шину 14, первую 15 и вторую 16 группы элементов И, выходную шину.17 второй 18 и третий 19 реверсивные счетчики, дешифратор 20 и элемент ИЛИ 21. Выходы первого 1 и второго 2 элементов И соединены соответственно с суммирующим и вычитающим входами первого 3 реверсивного счетчика, выходы которого подключены ко входам третьего элемента И 4. Выход третьего элемента И 4 подключен к первым входам четвертого элемента Быход элемента НЕ б соединен с управл ющими входами счетного триггера 7 , и вторым входом четвертого элемента И 5. Выход тактового генератора 8 подключен к первр м входам п того 9, шестого 10 и седьмого 11 элементов И. Первые входы восьмого 12 и дев того 13 элементов И соединены с выходом третьего элемента И 4. Первый вход первого элемента И, вторые входы шестого 1б и восьмого 12 элементов И и вход элемента НЕ 6 соединены со входной шиной 14 устройства . Нулевой выход счетного триг .гера 7 соединен с третьими входами элементов И первой 15 группы. Третьи входы элементов И второй 16 группы соединены с единичным выходом счетного триггера 7, который подключен к выходной шине 17 устройства . Выходы шестого 10 и седьмого 11 элементов И соединены соответственно с суммирующим и вычитающим входа.ми второго 18 реверсивного счетчика . Выходы восьмого 12 и дев того 13 элементов И соединены соответственно с суммирующим и вычитающим входами третьего 19 реверсивного счетчика , выход которого подключен ко входу дешифратора 20. Третий вход четвертого 5 и второй вход п того 9 элементов И соединены с первым выходом дешифратора 20. Первые входы первых элементов И первой 15 и второй 16 групп соединены со вто рым выходом дешифратора 20, первые входы последних элементов И первой. 15 и второй 16 групп соединены с последним выходом дешифратора 20. Вторые входы элементов И первой 15 группы соединены соответственно с нулевыми выходами второго 18 реверсив-. ного счетчика. Вторые входы элементов И второй 16 группы соединены соответственно с единичными выходами второго 18 реверсивного счетчика. Выход п того 9 элемента И и выходы элементов И первой 15 и второй 16 групп соединены соответственно со входами элемента ИЛИ 21, выход которого подключен коВторым входам первого 1 и второго 2 элементов И. Выход четвертого 5 элемента И соединен с нулевым входом счетного триггера 7. Устройство работает следующим образом . в начальный момент первый 3, второй 18 и третий 19 реверсивные счетчики и счетный триггер 7 наход тс в нулевом состо нии.20 and the element input are NOT connected to the input bus of the device, the first input of the second element I is connected to the unit output of the counting trigger, the unit and counting inputs of which are connected to the sJieMeHTA output NOT, the unit output of the counting trigger is connected to the output bus of the device, six elements are entered And, two groups of. Elements And, the element OR, two re 30 version counters and a decoder. the output of the OR element is connected to the second inputs of the first and second elements AND, the output of the third element AND is connected to the first input of the fourth element AND, the output of the clock generator is connected to the first inputs of the fifth, sixth and seventh elements AND, the output of the third element AND is connected to the first inputs of the eighth and the first elements And, the second input of the fourth element And connected to the output of the element NOT, the third input of the fourth and the second input of the fifth element And connected to the first output of the decoder, the second inputs of the sixth and eighth elements The second inputs of the seventh and ninth elements are connected to the unit output of the counting trigger, the zero input of which is connected to the output of the fourth element I, the first inputs of the first elements of the first and second groups are connected to the second output of the decoder, the first inputs of the last elements of the first and second groups are connected to the last output of the decoder, the second inputs of the elements of the first group are connected respectively to the zero outputs of the second reversible counter, and the third inputs are from zero you the counting trigger stroke, the second inputs of the second group elements are respectively connected to the single outputs of the second reversible counter, and the third inputs to the single output of the counting trigger, the output of the fifth element And the outputs of the elements of the first and second groups are connected respectively to the inputs of the element OR , the outputs of the sixth and seventh elements And are connected respectively to the summing and subtracting inputs of the second reversible counter, the outputs of the eighth and ninth elements And are connected respectively to the summing and subtracting in the moves of the third reversible counter, the output of which is connected to the input of the decoder. The drawing shows the functional scheme of the proposed device. The device contains the first 1 and second 2 elements AND, the first reversible counter 3, the third 4 and the fourth 5 elements AND, the element NOT b, the counting trigger 7, the clock generator 8, the fifth 9, the sixth 10, the seventh 11, the eighth 12, dev The 13 elements are And, the input bus 14, the first 15 and the second 16 groups of elements And, the output bus.17 the second 18 and third 19 reversible counters, the decoder 20 and the element OR 21. The outputs of the first 1 and second 2 elements And are connected respectively to the summing and the subtractive inputs of the first 3 reversible counter, the outputs of which are connected to the inputs of the third About element 4. The output of the third element AND 4 is connected to the first inputs of the fourth element. The output of the element is NOT b connected to the control inputs of the counting trigger 7, and the second input of the fourth element AND 5. The output of the clock generator 8 is connected to the first inputs of the fifth 9, the sixth 10 and seventh 11 elements I. The first inputs of the eighth 12 and nine 13 elements And connected to the output of the third element And 4. The first input of the first element And the second inputs of the sixth 1b and eighth 12 elements And the input element NOT 6 connected to the input bus 14 devices. The zero output of the counting trigger. 7 is connected to the third inputs of the AND elements of the first 15 groups. The third inputs of the elements And the second 16 groups are connected to a single output of the counting trigger 7, which is connected to the output bus 17 of the device. The outputs of the sixth 10 and seventh 11 elements And are connected respectively to the summing and subtracting inputs. The second 18 reversing counter. The outputs of the eighth 12 and nine 13 elements And are connected respectively to the summing and subtracting inputs of the third 19 reversing counter, the output of which is connected to the input of the decoder 20. The third input of the fourth 5 and the second input of the first 9 elements And connected to the first output of the decoder 20. The first inputs the first elements And the first 15 and second 16 groups are connected to the second output of the decoder 20, the first inputs of the last elements And the first. 15 and the second 16 groups are connected to the last output of the decoder 20. The second inputs of the elements And the first 15 groups are connected respectively to the zero outputs of the second 18 reversing-. foot counter. The second inputs of the elements And the second 16 groups are connected respectively to the single outputs of the second 18 reversible counter. The output of item 9 of the AND element and the outputs of the AND elements of the first 15 and second 16 groups are connected respectively to the inputs of the OR element 21, the output of which is connected to the co-second inputs of the first 1 and second 2 elements I. The output of the fourth 5 AND element is connected to the zero input of the counting trigger 7. The device works as follows. at the initial moment, the first 3, second 18 and third 19 reversible counters and counting trigger 7 are in the zero state.

При поступлении входного импульса случайной длительности на входную шину 14 устройства открываетс первый 1, шестой 10 и восьмой 12 элементы И. При этом выход тактового генератора 8 подключаетс к суммирующему входу первого 3 реверсивного счетчика (через открытый первый 1 элемент И, элемент ИЛИ 21 и открытый п тый 9 элемент и), выход тактового генератора 8 подключаетс к суммирующему входу второго 18 реверсивного счетчика (через открытый шестой 10 элемент И ), выход третьего 4 элемента К подключаетс к суммирующему входу третьего 19 реверсивного счетчика (через открытый восьмой 12 элемент И).When the input pulse of a random duration arrives at the device input bus 14, the first 1, sixth 10 and eighth 12 elements I are opened. At the same time, the output of the clock generator 8 is connected to the summing input of the first 3 reversing counter (through the open first 1 element AND, element OR 21 and open the fifth 9th element and), the output of the clock generator 8 is connected to the summing input of the second 18 reversible counter (through the open sixth 10th element I), the output of the third 4th element K is connected to the summing input of the third 19 reversible counter (eighth through the open AND gate 12).

Первый 3 реверсивный счетчик считает в пр мом направлении поступающие на его суммирующий вход импульсы тактового генератора 8 вплоть до окончани входного импульса ( при коротком входном импульсе 7 или до обнулени реверсивного счетчика 1 (при достаточно длинном входном импульсе ) .The first 3 reversible counter counts forwards clock pulse 8 arriving at its summing input up to the end of the input pulse (with a short input pulse 7 or until the reversing counter 1 is zero (with a sufficiently long input pulse).

В первом случае по окончании входного импульса закрываютс первый 1, шестой 10 и восьмой 12 элементы И, При этом суммирующие входы первого 3 второго 18 и третьего 19 реверсивных счетчиков отключаютс от выхода тактового генератора В и выхода третьего 4 элемента И соответственно. В реверсивном счетчике 3 оказываетс записанным число, пропорциональное длительности входного импульса. Сигнал высокого уровн , по вл ющийс по окончании входного импульса на выходе элемента НЕ 6, воздействует на управл ющие входы счетного триггера 7, в результате чего на единичном выходе этого триггера формируетс передний фронт выходного импульса . Сигнал высокого уровн с единичного выхода счетного триггера 7 открывает второй 2, седьмой 11 и дев тый 13 элементы И. При этом выход тактового генератора 8 подключаетс к вычитающему входу первого 3 реверсивного счетчика (через открытый второй 2 элемент И, элемент ИЛИ 21 и открытый п тый 9 элемент И), выход тактового генератора 8 подключаетс к вычитающему входу второго 1Й реверсивного счетчика (через открытый шестой 10 элемент И), выход третьего 4 элемента И подключаетс к вычитающему входу третьего 19 реверсивного счетчика (.через открытый дев тый 13 элемент И).In the first case, at the end of the input pulse, the first 1, sixth 10 and eighth 12 elements are closed AND, In this case, the summing inputs of the first 3 second 18 and third 19 reversible counters are disconnected from the output of the clock generator B and the output of the third 4 element AND, respectively. In the reversible counter 3, a number proportional to the duration of the input pulse is recorded. The high level signal appearing at the end of the input pulse at the output of the element NOT 6 affects the control inputs of the counting trigger 7, with the result that the leading edge of the output pulse is formed at the single output of this trigger. The high level signal from the single output of the counting trigger 7 opens the second 2, seventh 11 and ninth 13 elements I. At the same time, the output of the clock generator 8 is connected to the subtractive input of the first 3 reversing counter (through the open second 2 element AND, element 21 and open The 9th element I), the output of the clock generator 8 is connected to the subtractive input of the second 1Y reversing counter (through the open sixth 10th element I), the output of the third 4 element I is connected to the subtractive input of the third 19 reversible counter ( Th 13 element I).

Первый 3 реверсивный счетчик считает в обратном направлении поступающие на его вычитающий вход импульсы тактового генератора 8 вплоть до обнлени . В момент обнулени реверсивного счетчика 3 на выходе третьего 4The first 3 reversible counter counts in the opposite direction the pulses of the clock generator 8 arriving at its subtracting input, up to the refreshment. At the moment of resetting the reversing counter 3 at the output of the third 4

элемента И по витс сигнал высокого уровн , который устанавливает счетный триггер 7 в нулевое состо ние. Переключение счетного триггера вызывает формирование заднего фронта выход ного импульса, задержанного относительно входного на его длительность и имеющего длительность входного импульса .of the element And a high level signal appears, which sets the counting trigger 7 to the zero state. Switching the counting trigger causes the formation of the trailing edge of the output pulse, which is delayed relative to the input pulse by its duration and having the duration of the input pulse.

После переключени счетного триг0 гера 7 в нулевое состо ние закрываютс второй 2, седьмой 11 и дев тый 13 элементы II. При этом вычитающие входы первого 3, второго 18 и третьего 19 реверсивных счетчиков отключают5 с от выхода тактового генератора 8 и выхода третьего 4 элемента И соответственно . Первый 3, второй 18 и третий 19 реверсивные счетчики и счетный триггер 7 сп ть наход тс в нулевом состо нии,и устройство гото0 во к приему очередного входного импульса .After the countable trigger 7 is switched to the zero state, the second 2, seventh 11, and ninth 13 elements of the second close. In this case, the subtractive inputs of the first 3, second 18, and third 19 reversible counters disconnect 5 s from the output of the clock generator 8 and the output of the third 4 element And, respectively. The first 3, the second 18 and the third 19 reversible counters and the counting trigger 7 are in the zero state, and the device is ready to receive the next input pulse.

Во втором случае С при достаточно длинном входном импульсе) в момент первого обнулени первого 3 ревер5 сивного счетчика на выходе третьего 4 элемента И по вл етс сигнал высокого уровн , который через открытый восьмой 12 элемент И поступает на суммирующий вход третьего 19 ревер0 сивного счетчика и переключает последний в очередное состо ние, в результате чего возбуждаетс второй выход дешифратора 20. Сигнал высоко ,го уровн со второго выхода дешифра5 тора открывает первый элемент И первой 15 группы, подключа нулевой выход младшего разр да второго 18 реверсивного счетчика к суммирующему входу первого 1 реверсивного счет0 чика ( через открытый первый 1 элемент И, элемент ИЛИ и открытый первый элемент И первой 15 группы).Реверсивный счетчик 3 считает в пр мом направлении поступающие на его суммирующий вход импульсы с нулевого In the second case C, with a sufficiently long input pulse) at the moment of the first zeroing of the first 3 reversing counter at the output of the third 4 element I, a high level signal appears and through the open eighth 12 element I arrives at the summing input of the third 19 reversing counter and switches the latter is in the next state, as a result of which the second output of the decoder 20 is excited. The signal high, from the second output of the decoder, opens the first And element of the first 15 group, connecting the zero output of the lower resolution a second down counter 18 to a summing input of the first reversing schet0 1 snip (1 through the open first gate AND, an OR and an open first AND gate 15 of the first group) .Reversivny counter 3 counts up direction input at its summing input pulses from zero

5 выхода младшего разр да второго 18 реверсивного счетчика, частота кото рых в два раза меньше частоты тактового генератора 8, вплоть до окончани входного импульса или до второго , 5 low-frequency outputs of the second 18 reversible counter, the frequency of which is two times less than the frequency of the clock generator 8, up to the end of the input pulse or to the second,

0 обнулени реверсивного счетчика 3.0 zero counter reversing counter 3.

В случае окончани входного импульса закрываютс первый 1, шестой 10 и восьмой 12 элементы И, отключа соответственно суммирующие входы перво5 го 3, второго 18 и третьего 19 ре версивных счетчиков от нулевого выхода младшего разр да второго 18 реверсивного счетчика, выхода тактового генератора 8 и выхода третьего 4 эле0 мента И.In the case of the end of the input pulse, the first 1, the sixth 10 and the eighth 12 elements are closed, disconnecting the summing inputs of the first 3, second 18 and third 19 counters from the low-order zero output of the second 18 reversing counter, clock output 8 and output Third 4th element I.

Claims

The high level signal appearing at the end of the input pulse at the output of the HE 6 element affects the control inputs of the counting trigger 7, as a result of which the leading edge of the output pulse is formed at the single output of this trigger. A high level signal from single output and counting trigger 7 opens the second 2, seventh 11 and ninth 13 AND elements, as well as the first element and the second 16 groups. In this case, the subtracting input of the first 3 reversible counter is connected to the single output of the lower half of the second 18 reversing counter (through the open second 2 AND element, the OR element and the open first And second 16 element), the subtracting input of the second 18 reversible counter is connected to the output clock generator 8 (through the open seventh 11 element H) j subtractive input of the third 19 reversing counter is connected to the output of the third 4 elements And through the open ninth 13 element I. The first 3 reversible counter counts in the opposite direction In this case, the pulses arriving at its subtracting input from a single output of the lower bit of the second 18 reversing counter can be zeroed. At the moment the reversing counter 3 is zeroed at the output of the third 4 element And a high level signal appears, which, through the open ninth 13 element And arrives at the subtractive input of the third 19 reversible counter and switches the last one to the previous one, i.e. the zero state, as a result of which the first output of the decoder 20 is excited. The high level signal from the first output of the decoder opens the fifth 9th element AND, connect. Ch subtracting the input of the first 3 reversible counter to the output of the clock generator 8 through the open second element AND, the OR element and the open fifth 9th element I. The first 3 reversible counter counts in the opposite direction incoming pulses of the clock generator 8 to its subtracting input until zeroing. At the moment of zeroing the reversible counter 3 at the output of the third 4 element I, a high level signal appears, which sets the counting trigger 7 to the zero state. Switching the counting trigger causes the formation of the trailing edge of the output pulse delayed relative to the input pulse by its duration and having the duration of the input pulse. In the case of a secondary zeroing of the first 3 reversible counter at the output of the third 4 element I, a high level signal appears, which through the open eighth 12 element I enters the summing input of the third 19 reversible counter, and switches the last one into the next state. ) the next (third) output of the decoder 20 is excited. A high level signal from the excited output of the decoder opens the next (second) element AND of the first 15 group, connecting, summing the input of the first 3 reversing counter to zero the input of the next (second bit of the second 18 reversible counter. In this case, the summing input of the reversing counter 3 receives impulses whose frequency is four times less than the frequency of the clock generator 8. In the third and subsequent cycles, the device operates similarly to the described algorithm. The number of cycles depends on the length of the input pulse. The first 3, the second 18. and the third 19 reversible counters count in the forward direction arriving at. their summing inputs are pulses up to the end of the input pulse. At the same time, the frequency of the pulses arriving at the summing input of the first 3 reversible counter, which performs the role of the working counter, is halved in each successive cycle. The frequency of the pulses arriving at the summing input of the second 18 reversible counter, acting as a frequency divider, remains constant in all cycles. The frequency of the pulses arriving at the summing input of the third 19 reversible counter, acting as a cycle counter, decreases with an increase in the number of forward cycles. The first 3, second 18 and third 19 reversible counters are switched in the reverse direction at the end of the input pulse. This occurs in the cycle in which the action of the input pulse ends. The first 3, second 18, and third 19 reversible counters count in the reverse direction the pulses arriving at their subtracting inputs until they zero the first 3 and third 19 reversing counters and set the counting trigger to the zero state. At the same time, the frequency of the pulses arriving at the subtracting input of the first 3 reversing counter is doubled in each successive cycle. The frequency of the pulses arriving at the subtracting input of the second 18 reversible counter remains constant in all reverse cycles. The frequency of the pulses arriving at the subtracting input of the third 3 reversible counter increases with decreasing number of reverse cycles. Introduction to the device of the delay of pulses of six elements AND, two groups of elements AND, element OR, two reversible counters, a decoder and new connections that ensure the interaction of all the units of the device, improves the reliability and accuracy of the device from top to bottom with a delay of sufficiently long pulses. Improving the reliability and accuracy of the pulse delay device is achieved by introducing reversible counters with a small number of bits, one of which performs the function of a frequency converter. Meter circuits with a number of bits are much simpler and more reliable than bulky multi-digit meter circuits. Therefore, increasing the reliability of the counting part of the delay device leads to an increase in the reliability of the device as a whole. Reducing the number of bits in the counters allows their faster operating circuits to be used / which improves the accuracy of the pulse delay device. Thus, the proposed technical solution makes it possible to increase the reliability and accuracy of the device for holding pulses with a delay of sufficiently long pulses. Claims of the invention. Pulse delay device according to the author No. 687596, except that, in order to increase reliability and accuracy, six AND elements, two AND groups, OR element, two reversible counters and a decoder are entered into it, and the output of the OR element is the second inputs of the first and second elements are And, the output of the third element And is connected to the first input of the fourth element And, the output of the clock generator is connected to the first inputs of the fifth, sixth and seventh elements And, the output of the third element And is also connected to the first inputs of the eighth and the ninth element And the second entry is thurs And the third input of the fourth and second input of the five elements And connected to the first output of the decoder, the second inputs of the sixth and eighth elements And connected to the input bus of the device, the second inputs of the seventh and ninth elements And connected to a single input the counting trigger, the zero input of which is connected to the output of the fourth element And, the first inputs of the first elements And the first and second groups are connected to the second output of the decoder, the first inputs of the last elements And the first and second groups with Connected with the last output of the decoder, the second inputs of the elements And the first group are connected respectively to the zero outputs BTopoio reversible counter, and the third inputs - with zero output of the counting trigger, the second inputs of the elements And the second group are connected respectively to the single inputs of the second reversible counter, and the third inputs - with a single input of the counting trigger, the output of the fifth element And the outputs of the elements And the first and second groups are connected respectively to the inputs of the element OR, the outputs of the sixth and seventh elements And connect The inputs of the eighth and ninth elements And are connected respectively to the summing and subtracting inputs of the third reversing counter, the output of which J is connected to the input of the decoder. Sources of information taken into account during the examination 1. USSR Author's Certificate No. 687596, cl. H 03 K 5/13,. H 03 K 17/28, 04/25/78 (prototype).