SU974367A2

SU974367A2 - Data input device

Info

Publication number: SU974367A2
Application number: SU813281814A
Authority: SU
Inventors: Михаил Аркадьевич Гуранчик
Original assignee: Предприятие П/Я А-3327
Priority date: 1981-05-04
Filing date: 1981-05-04
Publication date: 1982-11-15

Description

(54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ(54) DEVICE FOR INPUT OF INFORMATION

1one

Изобретение относитс к вычислительной технике и систем автоматического управлени и предназначено дл ввода информации.The invention relates to computer technology and automatic control systems and is intended to enter information.

Наиболее близким по технической сущности к изобретению вл етс устройство дл ввода информации, содержащее последовательно соединенные первый счетчик, дещифратор, коммутационные элементы и формирователь импульсов, первый элемент И, выход которого соединен с входом первого счетчика, два триггера, второй счетчик, второй, третий и четвертый элементы И, первый вход второго счетчика подключен к выходу второго элемента И, первый выход - к первому входу третьего элемента И, второй выход - к первому входу четвертого элемента И, второй вход которого соединен со вторым входом третьего элемента И, выходы формировател импульсов и первым входом первого триггера, третий вход - с третьим входом третьег-о элемента И, выходом первого три1тера и первым вхо-The closest to the technical essence of the invention is a device for inputting information, comprising a first counter connected in series, a decipheror, switching elements and a pulse shaper, the first AND element whose output is connected to the input of the first counter, two triggers, the second counter, the second, third and the fourth And elements, the first input of the second counter is connected to the output of the second element And, the first output to the first input of the third element And, the second output to the first input of the fourth element And, the second input to torogo connected to the second input of the third AND gate, the outputs of the pulse shaper and the first input of the first flip-flop, the third input - to a third input of the third AND gate, a first output and a first tri1tera vho-

ДОМ второго элемента И, второй вход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом второго триггера, первый вход которого подключен к выходу формировател импульсов, второй входк второму входу первого триггера и второму входу второго счетчика, третий вход - к выходу третьего элемента .A DOM of the second element And, the second input of which is connected to the first input of the first element And, the second input of which is connected to the output of the second trigger, the first input of which is connected to the output of the pulse former, the second input to the second input of the first trigger and the second input of the second counter, the third input to exit of the third element.

Данное устройство характеризуетс недостаточным быстродействием.This device is not fast enough.

Целью изобретени вл етс повьпиение быстродействи устройства за счет автоматического возвращени устройства в исходное состо5шие при отпускании нажатой клавиши ввода.The aim of the invention is to increase the speed of the device by automatically returning the device to its original state 5 when the input key is released.

Поставленна цель достигаетс тем, что в устройство введены элемент ИЛИ-НГ элемент задержки и п тый элемент И, выход которого соединен со вторым входом первого триггера и со вторым входом второго счетчика, выходг. TpoTiiero и четвертого элементов И соединриы с первым и вторык входами э.чек( ИЛИ-НЕ, выход которого соединен со вторым входом первого элемента И и с iiepBbnvi входом элемента задержки, выход которого соединен с первым входом п того элемента И, второй вход которого соединен с выходом элемента ИЛИ-НЕ На чертеже показана функциональна схема. Устройство содержит генератор 1 импульсов , первый элемент И 2, первый счетчик 3, дешифратор 4, блок 5 коммутационных элементов, триггер 6, второй элемент И 7, второй счетчик 8, третий элемент И 9, четвертый элемент И 10, элемент ИЛИ-НЕ 11-, элемент задержки 12, п тый элемент И 13. Устройство работает следующим образом . В исходном состо нии, когда все коммутационные элементы, разомкнуты, на выходах третьего элемента И 9 и четвертого элемента И 10 присутствует сигнал логического нул , на втором входе первого элемента И 2 - уровень логи ческой единицы, что разрешает прохожде ние тактовых импульсов от генератора 1 на вход первого счетчика 3. При этом на выходах дешифратора 4 последователь но формируютс периодически повтор ющиес импульсы опроса коммутационных элементов блока 5. При замьшании одного из коммутационных элементов блока 5 в момент совпадени состо ни первого счетчика 3 с кодом сработавшего коммутадиойного элемента через последний на вход триггера 6 .проходит импульс.1 По заднему фронту этого импульса триггер 6 взводитс , на в1юрой вход вто рого элемента И 7 поступает сигнал логической единицы, что р зрешает лрохождение на вход второго счеочика 8 тактовых импульсов от генератора 1, На первом выходе второго счетчика 8 устанавливаетс сигнал логическохч) нул , на втором выходе - сигнал логической единицы . Тактовые импульсы от генератора 1 начинают поступать на входы счетчиков 3 и 8 синхронно. Через определенное число тактов, равное модулю пересчета первого счетчика З через замкнутый коммутационный элемент блока ,5 снова проходит импульс, который поступает на третьи входы третьего элемента И 9 и четвертого элемента И 1О. Модуль пересчета второго счетчика выбираетс таким, что ко времени поступленн этого шлзульса на первом-выходе второго сче:рчи а 8 устанавливаетс сиг97 7 нал логической единицы, а на втором выходе - сигнал логического нул . В результате этого открываетс третий элемент И 9, формиру сигнал Ввод. По этому сигналу на выходе. элемента ИЛИ-НЕ 11 устанавливаетс сигнал логического нул , который поступает на второй вход первого элемента И 2 и третий вход второго элемента И 7, прекраща поступление тактовых импульсов на входы счетчиков 3 и 8. При этом на выходах первого счетчика 3 устанавливаютс логические сигналы, соответствующие коду сработавшего коммутационного элемента. Устройство находитс в указанном со- рто нии все врем , пока замкнут один из коммутационных элементов блока 5. При отпускании нажатой клавиши коммутационный элемент размыкаетс , что лриво- Дит к исчезновению сигнала на третьих входах третьего элемента И 9 и четвертого элемента И 1О, и на выходе элемен та 11 устанавливаетс сигнал логической единицы. По этому сигналу на выходе п того элемента И 13 формируетс импульс, длительность которого определ етс временем задержки на элементе 12, по которому триггер 6 и второй счетчик 8 сбрасываетс в нулевое состо ние. В то же врем по сигналу с выхода элемента ИЛИ-НЕ 11 открываетс первый элемент И 2 и на вход первого счетчика 3 снова начинают поступать тактовые импульсы, формиру на выходе дешифратора 4 сигналы, периодически опрашивающие коммутационные элементы , блока 5. Таким образом, при отпускании нажатой клавиши устройство автоматически возвращаетс в исходное состо ние тово к приему следующей информации. В устройстве предусмотрена зашита от возможного одновременного нажати на две и более клавши коммутационных элементов. Если это случаетс , то на выходе блока 5 следующий импульс по вл етс через число тактов, меньшее, чем модуль пересчета первого счетчика 3. Так как в этом случае на втором выходе второго счетчика 8 присутствует сигнал логической единицы, этот импульс поступает на третий влсод четвертого элемента И 1О, на выходе которого по вл етс сигнал Ошибка, по которому на выходе элемента ИЛИ-НЕ 11 устанавливаетс сигнал логического нул , который поступает на вход первого элемента И 2 и третий вход второго элемента И 7, лрекраша поступление тактовых импульсовThe goal is achieved by introducing an OR-NG delay element and a fifth AND element, the output of which is connected to the second input of the first trigger and the second input of the second counter, phot. TpoTiiero and the fourth element AND connect with the first and second inputs e.chek (OR NOT, the output of which is connected to the second input of the first element AND and the iiepBbnvi input of the delay element, the output of which is connected to the first input of the fifth element And, the second input of which is connected with the output of the element OR NOT The drawing shows the functional diagram. The device contains a pulse generator 1, the first element AND 2, the first counter 3, the decoder 4, the block 5 of switching elements, the trigger 6, the second element And 7, the second counter 8, the third element AND 9, fourth element and 10 , element OR-NOT 11-, delay element 12, fifth element AND 13. The device operates as follows: In the initial state, when all switching elements are open, a logic zero signal is present at the outputs of the third element AND 9 and the fourth element And 10 , at the second input of the first element AND 2 is the level of the logical unit, which permits the passage of clock pulses from the generator 1 to the input of the first counter 3. At the outputs of the decoder 4, successively repeated interrogation pulses of the switching el block 5. When one of the switching elements of block 5 is closed, at the moment of coincidence of the state of the first counter 3 with the code of the triggered switching element, the last pulse is passed to the trigger input 6. A pulse 6 is charged on the falling front of the pulse, the second input element I 7 receives a logical unit signal that p allows the loop to be input to the second meter 8 clock pulses from generator 1, the first output of the second counter 8 is set to a logical signal zero), the second output is the signal l cal unit. The clock pulses from generator 1 begin to arrive at the inputs of counters 3 and 8 simultaneously. After a certain number of cycles, equal to the recalculation module of the first counter Z, through the closed switching element of the block, 5 again passes a pulse that arrives at the third inputs of the third element I 9 and the fourth element I 1O. The recalculation module of the second counter is chosen such that by the time it arrives at this result, the first output of the second account is set to: a signal of a logical unit is set at 8, and a logical zero signal is output at the second output. As a result, the third element AND 9 is opened, forming the Input signal. On this output signal. element OR NOT 11 sets the logical zero signal, which is fed to the second input of the first element And 2 and the third input of the second element And 7, stopping the arrival of clock pulses at the inputs of counters 3 and 8. At the outputs of the first counter 3, logical signals are set corresponding to code triggered switching element. The device is in the specified range all the time until one of the switching elements of unit 5 is closed. When the key is released, the switching element opens, which causes the signal to disappear at the third inputs of the third element And 9 and the fourth element And 1O, and output element 11 is set to a logical unit signal. This signal at the output of the fifth element I 13 forms a pulse, the duration of which is determined by the delay time on the element 12, according to which the trigger 6 and the second counter 8 are reset to the zero state. At the same time, the signal from the output of the OR-NOT 11 element opens the first element AND 2 and the clock pulses begin to arrive at the input of the first counter 3, forming at the output of the decoder 4 signals periodically polling the switching elements of block 5. Thus, when released When the key is pressed, the device automatically returns to its original state to receive the following information. The device provides protection from the possible simultaneous pressing of two or more key switching elements. If this happens, then at the output of block 5, the next pulse appears through a number of clock cycles smaller than the recalculation module of the first counter 3. Since in this case, the second output of the second counter 8 has a logical one signal, this pulse goes to the third fourth the element AND 1O, at the output of which an Error signal appears, according to which the output of the element OR NONE 11 is set to a logic zero signal, which is fed to the input of the first element AND 2 and the third input of the second element AND 7, which updates the clock input imp lsov

Claims

Formula Image Information

Device for input ed. St. No. 760071, the fact is that, in order to increase the speed of the device, an OR-HE element, a delay element, and a fifth And element are inserted into it, the output of which is connected to the second input of the first trigger and to the second input of the second counter, ·. the outputs of the third and fourth AND elements are connected to the first and second inputs of the OR-HE element, the output of which is connected. with the second input of the first AND element and with the first input of the delay element, the output of which is connected to the first input of the fifth AND element, the second input of which is connected to the output of the OR-NOT element. Sources of information taken into account during the examination