Изобрета1ие относитс к вычислительной технике, а именно к синхронизируемы вычислительным системам. Известно устройство дл синхронизапии вычислительной системы, содержащее задающий генератор, выходы которого соединены с входами гругаты линий задерж ки, эыходы линий задержки соединены соотве гственно с входами блоков вьфаботки синхросигналов, а выходы блоков выработки синхросигналов соединены с синхровходами триггеров вычислительной сис темы. Это устройство позвол ет выработать две фазы синхронизации, сдвинутые на полутакт друг относительно друга Cl3 Недостатком указанного устройства вл етс то, что синхросигналы вырабатываютс непрерьшно, т.е. отсутствует возможность управл ть временной {щаграммой работы устройства по этапам выполнени команды, котора выполн етс в данном устройстве, что затрудн ет поиск неисправностей и увеличивает врем восстановлени вычислительной системы при ее отказе. Наиболее близким к предлагаемому по технической сущности вл етс устройство , содержащее задающий генератор , группа выходов которого соответственно подключена ко входам элементов задержки первой группы, группу блоков выработки синхросигналов, каждый из которых содержит дешифратор, счетчик, селектор, шесть элементов И, при этом в каждсвл блоке выработки синхросигналов выход счетчика соединен со входом селектора и входсж дешифратс а, первый, второй, третий и четвертый выходы ксхторого подключены к первым входам соответственно первого, второго, третьего и четвертого элемента И, первый и вто- ; рой выходы селектора соединены с первыми входеи О соответственно п того и шестого элемента И, а вторые входы элементов И и вход счетчика каждого из блоков выработки синхросигналов подключены к выходу соответствующего элемента задержки первой группы, причем йыходы элементов И каждого из блоков выработки синхросигналов соединены со входами срответствуюшего элемента задержки второй группы, выходы которых вл ютс выходами устройства ,2 , Это устройство характеризуетс невозможностью управлени сюосросигналами . Управление синхросигналами необходимо дл ускорени процесса нйладки вы числительной системы. При наладке необходимо, чтобы синхр сигналы вырабатьгеались в . различных режимах: автоматическом, тактовом, импульсном . При автоматическом режиме синхросигналы вырабатываютс непрерыв но, при тактовом режиме синхросигналы вырабатываютс поочередно такт за пактом . При импульс ом режимв синхросигналы вырабатываютс поочередно в пределах машинного такта, так как при выпопнетга команды в вычислительной системе задействовано большое количество аппаратуры в виде последовательно вклю ченных регистров с комбинационной схемой на входе. Команды в выгислительной системе выполн ютс за один или несколько маimjifflbix тактов, последовательно или параллельно . Выполнение одной команды может быт последовательное или параллельное. Опре делить место неисправности аппаратуры при вьшопнении команды становитс слож ным, так как нарушение информации при выполнении команды может быть в любо из параллельных цепей или на любом эта пе выполнени . Индикаци регистров на инженерном пульте при автоматическом режиме работы вычислительной системы отображает результат выполнени команды. Диагностический режим работы вычислительной системы дл вьпЮпнени процедуры Диагноз, т.е. поиск неиспра ной аппаратуры требует об зательно час исправной аппаратуры, без которой невоз можно выполнить данную процедуру (например , ввод диагностических данных в канале, управление этим вьтодом и т.д наладка которых осуществл етс с помощью режимов ШАГ и ТАКТ. Целью изобретени вл етс увеличение функциональных возможностей устрой ства путем обеспечени управлени синх импульсами в различных режимах. Поставленна цель достигаетс тем, что в устройстве дл синхронизайии вычиспительной: системы, содержащем зада щий 1енератор, первую и вторую группы элементов задержки, группу блоков выработки синхросигналов, каждый из которых содержит счетчик, дешифратор, селектор, первую группу из Шести элементов И, причем группа выходов задающего генератора соединена соответственно со входами элементов задержки первой группы с первого по п -и (где п - число каналов),. и при этом в каждом блоке выработки синхросигналов выходы счетчика соединены соответственно со входами селектора и входами дешифратора, первый, второй, третий, четвертый выходы которого соединень с первыми входами соответственно первого, второго, третьего и четвертого элементов И первой группы, пр мой и инверсный выходы селектора соединены с первыми входами соответственно п того и шестого элементов И, а вторые входы элементов И первой группы и синхровход счетчика каждого из блоков выработки синхросигналов соединены с выходом соответствующего элемента задержки первой группы, причем выходы элементов И первой группы каждого из блоков выработки синхросигналов соединены со входами соответствующих элементов задержки второй группы, выходы которых вл ютс первой группой выходов устройства, введен блок переключателей, блок формировани сигналов управлени режимами, с п + 1 по 2 п , элементы задержки первой И второй группы, блок выработки сигналов начальной установки и в каждый блок выработки синхросигналов введены два регистра сдвига, два триггера, узел управлени , узел дешифрации и сиавлени логического состо ни , элолент НЕ, втора f группа из четьфех элементов И, первые входы которых соединены с синхровходами первого и второго регистров сдвига, с синхровходами первого и второго триггеров , с синхровходом узла управлени , с синхровходом счетчика, вход начальной установки которого соединен с выходом элемента НЕ, вход которого соединен с соответствующим выходом элемента с п по 2 п задержки первой группы, инверсный выход второго разр да счетчика соединен с информационным входом первого регистра сдвига, управл юишй вход которого соединен со вторыми входами элементов И второй группы и с выходом узла управлени , первый правл ющий вход ко- . торого соединен с выходом первого триггера , выход второго триггера соединен со вторым управл ющим входом узла управлени , третий управл юишй вход которого соединен с пр мым выходом первого разр да второго регистра сдвига, инверсный выход второго разр да которого соединен с четвертым управл ющим входом узла управлени , третьи входы первого, второго , третьего и четвертого элементов И второй группы каждого блока выработки синхросигналов соединены соответственно с первыми входами первого, второго, третьего и четвертого элементов И первой группы, выходы элементов И второй группы соединены со входами соответствующих элементов задержки второй группы, выходы которых $гел ютс соответствующими выходами второй группы выходов устройства , группа выходов счетчика каждого блока выработки синхросигналов соединена соответственно с первой группой входов узла дешифрашш и сравнени логического состо ни , втора группа входов которого соедини а соответственно с выходами первого регистра сдвига, выход узла дешифрации и сравнени логического состо ни соединен с п тым управл ющим входом узла управлени , управл ющие вхо ды первого и второго триггеров и второг регистра сдвига каждого блока выработки синхросигналов соединены с четвертым выходом детиифратора, информационные входь первых триггеров блоков вьфаботки синхросигналов соединены соответственно с первой группой выходов блока формировани сигналов управлени , втора группа выходов которого соединена соответственно с информационныкга входами вторых триггеров блоков выработки синхр сигналов, информационные входы вторых регистров сдвига блоков выработки синхр сигналов соединены соответственно с третьей группой выходов блока формировани сигналов управлени , дополнительный выход задающего генератора соедине со входом блока выработки сигналов начальной установки, группа выходов которо го соединена соответственно со входами элементов задержки первой группы с (п + 1) по 2 п -и соответственно, группа , выходов блока переключателей соединена соответственно с группой информационных входов блока формировани сигналов управлени , синхровход которого соединен с выходом четвертого элемента И первой групхпз первого блока выработки синхросигналов . Поставленна цель достигаетс также тем, что узел управлени содержит три элемента И-НЕ, элемент И, два селектора , причем первый управл ющий вход уэпа управле1ш соединен с управл ющими вхо 9 646 дами первого и второго селектора, второй управл ющий вход узла управлени сое дин ер с первыми входами первого и второго элементов И-НЕ, вторые входы ЙЬторых соединены соответственно с третьим и четвертым управл ющими входами узла управлени , первые информационные входы первого и второго селекторов соединены с третьим управл ющим входом узла управлени , выход которого соединен с вьсходом элемента И и с первым входом третьего элемента И-НЕ, второй вход которого соединен с синхровходом узла управлени , выход третьего элемента И-НЕ соединен с тактовыми входами первого и второго селектора, пр мой выход второго селектора соединен со вторым информационным входом второго селектора, инверсный выход которого соединен со вто .. - рым информационным входом первого селектора , инверсный выход которого соединен с первым входом элемента И, второй и третий входы которого соединены соответственно с вькодами первого к второго элементов И-НЕ, четвертый вход элемента И вл етс п тым управл ющим входом узла управлени . Поставленна цель достигаетс также тем, что узел дешифрашш и сравнени логического состо ни содержит п ть элементов И-НЕ, и при этом первый вход первой группы входов узла соединен с первым входом первого элемента И-НЕ и с первым входом второго элем «ста ИНЕ , выход которого соединен с первым входом третьего элемента И-НЕ, второй вход которсго соединен с выходом первого элемента И-НЕ, второй вход первой группы входов узла соединен с первым входом четвертого элемента И-НЕ и с первым входом п того элемента И-НЕ, выход которого соединен с третьим входом третьего элемента И-НЕ, четвертый вход которого соединен с выходом четвертого элемента И-НЕ, третий вход первой группы входов узла соединен со вторыми входами второго и п того элементов И-НЕ, четвертый вход первой группы входов узла соединен со вторыми входами первого и четвертого элементов И-НЕ, первый вход второй групзты входов узла соединен с третьими входами первого и второго элементов И-НЕ, второй вход второй группы входов узла соединен с третьими входами четвертого и п того элементов И-НЕ, третий вход второй группы входов узла соединен с четвертыми входами второго и п того элементов ИНЕ , четвертый вход второй группы вхо- дов узла соединен с четвертыми входами первого и четвертого элементов И-НЕ, выход третьего элемента И-НЕ вл етс вьЬсодом узда. Поставленна цепь достигаетс также тем, что блок формировани сигналов управлени режимами содержит два триггер регистр сдвига, три гругаты элементов И, элемент И, причем первый ин(|юрмационный вход блока соединен с -кнформаиаанным входом первого триггера, синхровход которого соединен, с синхровходом второго триггера, синхровход которого соединен с синхровходом третьего триггера , синхровход которого соединен с синхровходом блока, перва грутша выходов которого соединена соответственно с выходами элементов И первой группы, входы которых соединены с выходом первого триггера, второй информационный вход блока соединен с информационным входом второго триггера, выход которого соединен со входами элементов И второй группы, выходы которых вл ютс второй группой выходов блока, треть грутша выходов которого соединена с выходами элементов И третьей группы, входы которых соединены с выходом элемента И, первый вход которого соединен с выходом первого разр йа регистра сдввга и с информационным входом второго разр да ре гистра сдвига, инверсный выход второго разр да регистра сдвига соединен со вторым входом элемента И, информационный вход первого разр да регистра сдвига & л етс третьим информационным входом блока. Поставленна цель достига«гтс также тем, .что блок выработки сигналов началь ной установки содержит два счетчика и группу элементов И, причем выход перового счетчика соединен с управл ющим входом второго дчетчика, информационный вход которого соединен с инверсным выходом второго счетчика и с п€)рвыми вхо дами группы элементов И, вторые входы которых соединены с инверсным выходом первого счетчика и с информационным входом первого счетчика, синхровход которого соединен с синхровходом второго счетчика с третьими входами группы эле ментов И и 5тл етс входом блока, выходы группы элементов И вл ютс выходам блока. На фиг. 1 представлена структурна схема устройства; на фиг. 2 - схема блока выработки синхросигналов) на фиг. схема узла упр лени ; на фиг. 4 - схем узла дешифрашп и сравнени логического состо ни ; на фиг. 5 - схема блока переключателей; на фиг. 6 - схема блока формировани сигналов управлени режимами на фиг. 7 - схема блока выработки сигналов начальной установки, на фиг. 8 временна диаграмма выработки синхросигналов в режиме ШАГ; на фиг. 9 временна диаграмма синхросигналов в режиме АВТОМАТ. Устройство содержит задающий генератор 1, элем.енты задержки 2, блоки 3 выработки синхросигналов, элементы задержки 4, блок 5 выработки сигналов начальной установки, блок 6 переключателей , блок 7формировани сигналов управлени режимами, выходы Э« Блок 3 выработки синхросигналов содержит счетчик 9, регистр 10 сдвига, дешифратор 11, узел 12 дешифрации и сравнени логического состо ни содержит селектор 13, триггер 14, триггер 15, регистр сдвига 16, узел управлени 17, элементы И 18 - 27, входы 28 - 32, выходы 33 - 42, выходы 43 - 46 счетчика 9, выходы 47 50 регистра 10 и элемент НЕ 51. Узел управлени 17 содержит элементы И-НЕ 52, 53, селекторы 54 и 55, элемент И-НЕ 56, элемент И 57. Узел 12 содержит элементы И-НЕ 58-62, выход 63. Блок 7 содержит триггеры 64 и ,65, регистр сдвига 66, группу элементов И 67 - 69, элемент И-НЕ 70. Блок 5 содержит счетчики 71 и 72, группу элементов И 73. Блок 6 содержит переключатели 74 - 77. Устройство работает следующим образом . ЗаЬаюший генератор 1 вырабатывает исходную последовательность, поступающую через элементы 2 задержки, служащие дл выравнивани синхросигналов, на входы 29 блоков выработки синхросигналов . Исходна последовательность поступает также на вход блока 5 выработки сигналов начапьной становк , счетчики 71 и 72 дел т исходную последова тельность соответственно на два и на четыре, элемент И 73 блока выработки сигналов начальной установки вырабатывает сигналы начальной установки, поступающие через элементы 2 задержки, служащие также дл выравнивани сигналов начальной установки, на вход 28 блоков выработки синхросигналов. Сигналы начальной установки через элемент И-НЕ 61 поступают на вход начальной установки счетчика. Вьфавнивание сигналов начальной установки осуществл етс дл обеспечени одновременной установки в исходное состо ние счетчиков 9 всех бло ков выработки синхросигналов. Исходна последовательность поступает в блоках выработки синхросигналов на синхровход счетчиков 9, которые дел т исходную последовательность на четыре. Сигналы со счетчика поступают на входы дешифраторов 11, инверсный выход второго разр да счетчика поступает на информационный вход регистра 1О сдвига, который осуществл ет перепись информации счетчика под управлением управл ющих сигналов, поступающих от узла управлени . Узел управлени управл ет переписью информации регистра 10 сдвига под управлением сигналов, поступающих на входы ЗО-32, поступающих на входы блоков выработки синхросигналов от блока формировани сигналов управле1ги режимами, который вырабатывает управл ющие сигналы в зависимости от положени переключателей обеспечивающих выбор режима АВТОМАТ ШАГ, ТАКТ, ПУСК. Блок 6 переключателей состоит из переключателей 74-76, например Т1КБ1-2 со взаимным сбросом , осуществл ющих выбор режима АВТОМАТ , ШАГ, ТАКТ. Переключатель 77 (ПКБ 2 - 7) осуществл ет управление по нажати м кнопки. Сигналы от переключателей в блоке формировани сигналов управлени рюжимами синхронизируютс и поступают через элементы И 68, 69 и через элементы И-НЕ 7О на входы ЗО32 блоков выработки синхросигналов. В блоках выработки синхросигналов сигналы ШАГ/АВТ, ТАКТ/АВТ, ПУСК синхронизируютс триггерами 14, 15 и регистром 16. Синхронизаци осуществл етс дл одновременной установки всех блоков выработки синхросигналов в. заданный режим Регистр 16 осуществл ет выработку управл ющего импульса длительностью мащинный такт. Узел управлени блоков выработки огахросигналов,осуществл ет . выработку управл ющего сигнала. В режиме ТАКТ селекторы 54 и 55 не работаю В режиме АВТОМАТ на выходе элемента 57 .ет разрешение и первый регистр 10 сдвига блоков выработки синхросигналов переписывает информацию счетчика. Выходы счетчика 9 и первого регистра 10 сдвига сравниваютс в блоке дешифрации и сравнени логического состо ни , И в каждые моменты времени Тм/4 (где Тм - врем машинного такта) происходит сравнение состо ний счетчика и дешифратора , следовательно, осуществл етс выра ботка непрерывных последовательностей синхросигналов на выходах 33+42 блоков выработки синхросигналов. В режиме ТАКТ происходит блокировка управл ющего входа регистра сдвига. При по влении сигнала ПУСК в режиме ТАКТ на входе 32 блоков выработки синхросигналов узел управле1га разрешает прохождение синхроимпульсов на вход регистра 10 в течение Йлительности Тм. При установке режима ШАГ узел управлени блокирует перепись информации регистром 1О сдвига. При по влешш сигнала ПУСК в режиме UJAr узел управлени поочередно дает разрешение на врем Тм/4 со сдвигом Тм/4, т.е. в каждую четверть такта поочередно по вл етс разрешетше, что разрешает выработку синхросигналов поочередно в зависимости от ПУСК. Введение режимов ТАКТ и ШАГ устройства позвол ет выполн ть команды, обрабатывающие канал, поэтапно. С помощью данных режимов работы устройства синхронизации, которое определ ет време1шую диаграмму работы канала ЕС 4001, можно последовательно проследить выполнение команды в канале от момента начала выполнени до момента окончани . Каждый этап выполнени отображаетс на инженерном пульте канала в виде .индикации регистров. В режиме ТАКТ команда выполн етс с дискретом одного машинного такта и с частотой, определ емой оператором. В ШАГ команда выполн етс с дискретом следовани одного синхросигнала устройства синхронизации канала и с частотой, определ емой оператором. Данное устройство позвол ет использовать те же цепи выработки синхросигналов , что и в автоматическом режиме и сохран ет параметры синхросигналов автоматического режима. Применение данных режимов работы канала позвол ет значительно сократить врем и облегчЕГГь процедуру наладки канала при изготовлении и при эксплуата- . шш. Режим ТАКТ и ШАГ могут быть использованы при построении ЭВМ, в которых примен етс синхронный принцип работы и имеетс устройство выработки синхросигналов, определ ющее временную диаграмму обработки команд. Применение данных режимов работы в ЭВМ позвол ет сократить процедуру поиска неисправной аппаратуры и уменьшить экономические затраты на обслуживание ЭВМ. Формула изобретени 1. Устройство дл синхронизации вычислительной системы, содержащее задаюший генератор, первую и вторую грутшы элементов задержки, группу блоков выработки синхросигналов, каждьгй из которых содержит счетчик, дешифратор, селектор, первую группу элементов И, причем группа выходов задающего генератора соединена соответственно со входами элементов задержки первой группы с первого по п -и (где п - каналов),, в каждом блоке выработки синхросигналов выходы счетчика соединены сос)ТВ(гтственно со входами селектора и входами дешифратора , первый, второй, третий, четвертый выходы которого соединены с первыми входами соотвегственно первого, второго, третьего и четвертого элементов И первой группы, пр мой и инверсный выходы селектора соединены с первыми входами соответственно п того и шестого элементов И, а вторые входы элементов И первой rTDfvnnbi и синхровход счетчика каждоt o из блоков выработки синхросигналов соединены с выходом соответствующего элемента задержки первой группы, причем выходы элементов И первой группы каждого из блоков выработки синхросигналов соединены со входами соответст вующих элементов задержки второй групift r , выходы которых вл ютс первой груп пой выходов устройства,, отлич аю щ е е с тем, что, с целью расширени функхшональных возможностей за счет обеспечени возможности получени синхр импульсов с регулируемым периодом сле довани , в устройство введен блок переключатепей , блок формировани сп гналов управлени режимами, с п+ 1 по 2п элементы задержки первой и второй групп, блок выработки сигналов начальной установки и в каждый блок выработки синхррсигналов введены два регистра сдвига, два триггера, узел управлени , узел деши рации и сравнени логического состо ни , элемент НЕ, втора группа элементов И, первые входы которых соединены с синхр входами первого и второго регистров сдвига, с синхровходами первого и второго триггеров, с синхровходом узла управлени , с синхровходом счетчика, вход на чальиой установки которого соединен с выходом элемента НЕ, вход которого сое динен с соответствующим выходом злемента задержки с п + 1 по 2п первой групзЛы, инверсный выход второго разр да счетчика соединен с информационным входом первого регистра сдвига, управл ющи вход которого соедзанен со вторыми входа ivffl элементов И-второй группы и с выходом узла улравйе т , первый управл ющи вход которого соединен с выходом первого триггера, выход второго триггера соединен со вторым управл ющим входом узла управлени , третий управл ющий вход которого соединенс пр мым выходом первого разр да второго регистра сдвига, инверсный выход второго разр да которого соединен с четвертым управл ющим входом узла управлени , третьи входы первого, второго, третьего и четвертого элементов И второй группы каждого блока выработки синхросигналов соединены соответственно с первыми входами первого, второго, третьего и четвертого элементов И первой группы, выходы элементов И второй группы каждого блока выработки синхросигналов соединены со .входами соответствующих элементов задержки второй группы, выходы которых вл ютс соответствующи ми выхрдами второй группы выходов устройства , группа выходов счетчика каждого блока выработки синхросигналов соединена соответственно с первой группой входов узла дешифрации и сравнени логического состо ни , втора группа входов которого соединена соответственно с выходами перового регистра сдвига, выход узла дешифрации и сравнени логического состо ни каждого блока вьфаботки синхросигналов соединен с п тым управл югцйм входом узла управлени , управл ющие входы пер . вого и второго триггеров и второго регистра сдвига каждого блока выработки синхросигналов соединены с четвертым выходам дешифратора, информационные входы первых триггеров блоков выработки синхросигналов соединены соответственно с первой группой выходов блока формировани сигналов управлени , втора группа выходов которого соединена соответственно с информационными входами вторых триггеров блоков выработки синхросигналов , информационные входы вторых регистров сдвига блоков выработки синхросигналов соединены соответственно с третьей группой выходов блока формировани сигналов управлени , дополнительный выход задающего генератора соединен со входом блока выработки сигналов начальной установки, группа выходов которого соединена соответственно со входами элементов задержки первой группы с (п+ +1)-го по 2п -и соответственно, группа выходов блока переключателей соединена соответственно с Группой информационных входов блока формирсвани сигналов управлени , синхровход кргорого соединен с выходом четвертого элемента И первой группыпервого блока выработки синхропигиалов.