Claims (4)
Изобретение относитс к вычислительной технике и предназначаетс дл выполнени вычитани 8 -раз-р дный чисел А и В (С Y о) в стохастических вычислительных машинах . Известны стохастические вычитатели , содержащие генераторы случайных равномерно распределенных чисел блоки с5равнени , двоичные счетчики, логические элементы И, ИЛИ, НЕ 1, 2 и ГЗ. Недостатком известных вычитателей вл етс низка точность вычислений при декодировании результата операци вычитани , что вызвано применением независимых генераторов t -разр дных случайных чисел в каналах преобразовани операндов А и В и результата операции вычитани С. Наиболее близким к предлагаемому вл етс стохастический вычитатель 4, содержащий первый, второй и тре тий блоки сравнени , генератор псевд случайных чисел, первый и второй Iэлементы ЗАПРЕТ, элемент ИЛИ, элемент И-НЕ, реверсивный счетчик, разр дные выходы которого соединены с первой группой входов третьего блока сравнени , выход третьего блока срав нени подключен ко второму входу элемента И-НЕ, второР выход которого подключен к вычитающему входу реверсивного счетчика, суммирующий вход реверсивного счетчика соединен с первым выходом элемента И-НЕ, первый вход которого соединен с выходом элемента ИЛИ, первый вход элемента ИЛИ соединен с выходом первого элемента ЗАПРЕТ, разрешающий вход которого подключен к выходу первого блока сравнени , перва группа входов первого блока сравнени соединена с S-разр дными шинами кода числа А, а втора группа входов - с И-выходами генератора псевдослучайных чисел, выход которого соединен с запрещающим входом первого элемента ЗАПРЕТ,выход первого элемента ЗАПРЕТ соединен со вторым входом элемента ИЛИ, а запрещающий вход - с выходом второго блока сравнени ,перва группа входов которого соединена с Е -разр дными пмнами кода числа В. I +1-Й разр д генератора псевдослучайных чисел, как и остальные его разр ды, выдает случайную равноверо тностную двоичную последовательность, т,е. такую, в которой р(0) р(1)2 Поэтому результат на выходе реверсивного счетчика Недостатком этого устройства вл етс также низка точность выполнени операции вычитани . Цель изобретени - тювБПиение точности . Поставленна цель достигаетс тем что стохастический вычитатель, содержащий первый блок сравнени , перва группа входов которого вл етс входами уменьшаемого вычитател , генератор псевдослучайных чисел, группа выходов которого соединена со второй группой входов первого блока сравнени , второй блок сравнени , перва группа входов которого вл етс входом вычитаемого вычитател , первый элемент ЗАПРЕТ, разрешающий вход которого соединен с выходом первого бл ка сравнени , второй элемент ЗАПРЕТ, запрещающий вход которого соединен с выходом вторрго блока сравнени , запрещающий вход первого.и разрешающий вход второго элементов ЗАПРЕТ подключены к выходу генератора псевдослучайных чисел, элемент ИЛИ, входы которого соединены с выходами первого и второго элементов ЗАПРЕТ, . элемент И-НЕ, первый вход которого соединен с выходом элемента ИЛИ, реверсивный счетчик, суммирующий и вычитающий входы которого соединены с выходами,элемента И-НЕ, третий блок сравнени , перва группа входов которого соединена с разр дными выходами реверсивного счетч кс1, а выхо соединен со вторым входом элемента t И-НЕ,дополнительно содержит элементов НЕ, группа выходов которого соединена со второй группой входов второг . блока сравнени , группа входов блока элемента НЕ и втора группа входов третьего блока сравнени подключены к группе выходов генератора псевдослучайных чисел. На чертеже представлена блок-схем вычитател . Устройство содержит первый блок 1 сравнени ,генератор 2-псевдослучайных чисел, второй блок J сравнени , блок элементов НЕ 4, первый 5 и второй б элементы .ЗАПРЕТ, элемент ИЛИ 7, реве сивный счетчик 8, третий блок 9 срав Йени , элемент И-НЕ 10. Группа выходов генераторе 2 псевд случайных чисел соединена со вторыми группами выходов первого 1 и третьег 9 блоков сравнени и группой входов блока элементов НЕ 4, группа выходов которого соединена со второй группой взводов второго блока 3 рравнени . Вы ходы первого 1 и второго 3 блоков сравнени соединены соответственно с разрешающим входом первого элемента ЗАПРЕТ 5 и запрещающим входом второго элемента ЗАПРЕТ б. Запрещающий вход первого 5 и разрешающий вход второго 6 элементов ЗАПРЕТ подключены к выходу генератора 2 псевдослучайных чисел. Выходы первого 5 и второго б элементов ЗАПРЕТ соединены со входами элемента ИЛИ 7, выход которого соединен с первым входом элемента И-НЕ 10. Выходы элемента И-НЕ 10 соединены с суммирующим и вычитающим входами реверсивного счетчика 8, разр дные выходы которого соединены с первой группой входов третьего блока 9 сравнени . Выход третьего блока 9 сравнени соединён со вторым входом элемента И-НЕ 10. Вычитатель работает следующим образом . Работа устройства управл етс последовательностью синхроиктульсов, подаваемых на соответствующие входы первого 1, второго 3 и третьего 9 блоков сравнени (на чертеже эти входы не показаны). По каждому синхроимпульсу на выходах первого 1, второго 3, третьего 9 блоков сравнени и Е +1-М выходе генератора 2 псевдослучайных чисел вырабатываетс бинарный символ (О или 1) соответственно t bt, , ikfc (t - дискретное врем ), причем веро тности по влени единичного символа соответственно равны; p(at) A,p(bt) В,р(у) zt (z.случайна величина - содержимое реверсивного счетчика в моме«т времени t), p(kt) . . Веро тность по влени 1 в случайной последовательности d, на выходе элемента ИЛИ 7 равна р(а)р( ) I -f Последовательности d и у, далее поступают соответственно на первый и второй входы элемента И-НЕ 10. Его назначение состоит в том, чтобы предотвратить возможность одновременного по влени единичных сигналов (+1 и -1) на суммирующем и вычитающем входах реверсивного счетчика Б. Результат вычитани накапливаетс в реверсивном счетчике 8 где g - разр дность реверсивного счетчика. Таким образом, в схеме прототипа и в предлагаемом устройстве реализуетс одинакова функциональна зависимость. Мерой погрешности устройства вл етс дисперси содержимого реверсивного счетчика 8, т.е. дисперси случайной величины z,. Благодар включению в стохастический вычитатель блока элементов НЕ 4 и указанному соединению его входо и выходов со входами блоков сравнени , в предлагаемом устройстве по сравнению с прототипом достигаетс значительное уменьшение погрешности вычислени С Т между случайными последовательност ми на суммирующем и вычитающем входах реверсивного счетчика в этом слу чае устанавливаетс положительна взаимна коррел ционна св зь, стаби лизирующа процесс накоплени содерж мого счетчика. Коэффициент J D4z) () () W / ru 1 P 1« ч 1 f ( где DCZ) и D(z) - дисперсии соответственно дл прототипа и предлагае мого устройства) выражаем относитель ное изменение статистической погрешности выполнени операции вычитани С - в предлагаемом устройстве по сравнению с устройством прототипа , Например, если А 0,6; В 0,6 то Ы 5. Причем выигрыш в точности тем выше, чем ближе друг к другу зна чени А и 1-В. Формула изобретени Стохастический вычитатель, содержащий первый блок сравнени , перва группа входов которого вл етс вхоДс1ми уменьшаемого вычитател ,, генератор псевдослучайных чисел, группа выходов которого соединена с второй группой входов первого блока сравнени , второй блок сравнени , перва группа входов которого вл етс входом вычитаемого вычитател , первый элемент ЗАПРЕТ, разрешаюсций вход которого соединен с выходом первого блока сравнени , второй элемент ЗАПРЕТ , запрещающий вход которого соеди нен с выходом второго блока сравнени , запрещающий вход первого и разрешающий вход второго элементов ЗАПРЕТ подключены к выходу генератора псевдослучайных чисел, элемент ИЛИ, входы которого соединены с выходами первого и второго элементов ЗАПРЕТ, элемент И-НЕ, первый вход которого соединен с выходом элемента ИЛИ, реверсивный счетчик, суммирлощий и вычитающий входы которого соединены с выходами элемента И-НЕ, третий блок сравнени , перва группа входов которого соединена с разр дными выходами реверсив- ного счетчика, а выход соединен со ворым входом элемента , о т л и чающийс тем, что, с целью повышени точности, он содержит блок элементов НЕ, группа выходов котоiporo соединена с второй группой вхо- . дов второго блока сравнени , группа входов блока элементов НЕ и втора группа входов третьего блока сравнени подключены к группе выходов генератора псевдослучайных чисел. Источники информации, прин тые во внимание при экспертизе 1.Яковлев В.В. Случайно-импульсные вычислительные устройства. Учебное пособие. Ленинградский институт железнодорожного транспорта, 1973, с. 31, рис. 15. The invention relates to computing and is intended to perform the subtraction of 8-times A and B (C Y o) in stochastic computers. The stochastic subtractors are known, containing generators of random uniformly distributed numbers of C5 blocks, binary counters, AND, OR, NOT 1, 2 and GZ logic elements. A disadvantage of the known subtractors is the low accuracy of the calculations when decoding the result of the subtraction operation, which is caused by the use of independent t-discharge random number generators in the transformation channels of operands A and B and the result of the subtraction operation C. The closest to the proposed one is the stochastic subtractor 4 containing the first , second and third comparison blocks, pseudo-random number generator, first and second I-BANES, element OR, AND-NOT element, reversible counter, the discharge outputs of which are connected Ina with the first group of inputs of the third unit of comparison, the output of the third unit of comparison is connected to the second input of the NAND element, the second output of which is connected to the subtractive input of the reversible counter, the summing input of the reversible counter connected to the first output of the NAND element, the first input of which is connected with the output of the OR element, the first input of the OR element is connected to the output of the first BAN element, allowing the input of which is connected to the output of the first comparison block, the first group of inputs of the first comparison block is connected to the S-time The second buses of the number A code and the second group of inputs are with AND-outputs of a pseudo-random number generator, the output of which is connected to the prohibitory input of the first BAN element, the output of the first BAN element is connected to the second input of the OR element, and the prohibiting input is connected to the output of the second comparison unit, the first group of inputs of which is connected to the E-bit pnms of the code of the number B. The I + 1-th bit of the pseudo-random number generator, like the rest of its bits, produces a random equal number binary sequence, t, e. such that p (0) p (1) 2 Therefore, the result at the output of the reversible counter. A disadvantage of this device is also the low accuracy of the operation of the subtraction operation. The purpose of the invention is precision. The goal is achieved by the fact that a stochastic subtractor containing a first comparison unit, the first group of inputs of which are inputs of a decremented subtractor, a pseudo-random number generator, a group of outputs of which is connected to the second group of inputs of the first comparison unit, the second comparison unit, the first group of inputs of which is an input of the deductible subtractor, the first element BAN, the permissive input of which is connected to the output of the first comparison block, the second element BAN, the prohibiting entrance of which is connected to The output of the second comparison block, which prohibits the input of the first. And the enabling input of the second BAN elements are connected to the output of the pseudo-random number generator, the OR element, whose inputs are connected to the outputs of the first and second BAN elements,. the NAND element, the first input of which is connected to the output of the OR element, the reversible counter, the summing and subtracting inputs of which are connected to the outputs, the NAND element, the third comparison unit, the first group of inputs of which is connected to the discharge outputs of the reversible counter x1, and the output connected to the second input of the element t is NOT, further comprises elements NOT, the group of outputs of which is connected to the second group of inputs second. block comparison, the group of inputs of the block element and the second group of inputs of the third unit of comparison are connected to the group of outputs of the pseudo-random number generator. The drawing shows a block diagram of the subtractor. The device contains the first block 1 of comparison, the generator of 2-pseudo-random numbers, the second block J of the comparison, the block of elements HE 4, the first 5 and the second b elements. BANNER, element OR 7, the roaring counter 8, the third block 9 compare Yen, element I- NOT 10. The group of outputs of the generator 2 pseudo-random numbers is connected with the second groups of outputs of the first 1 and third 9 comparison blocks and the group of inputs of the block of elements NO 4, the group of outputs of which is connected with the second group of platoons of the second comparison block 3. You moves the first 1 and second 3 comparison blocks are connected respectively with the permissive input of the first element BAN 5 and the prohibiting entrance of the second element BAN B. The prohibiting input of the first 5 and the permissive input of the second 6 BANKS elements are connected to the output of the generator 2 pseudo-random numbers. The outputs of the first 5 and second b of the BANCH elements are connected to the inputs of the element OR 7, the output of which is connected to the first input of the element AND-NOT 10. The outputs of the element AND-NOT 10 are connected to the summing and subtracting inputs of the reversing counter 8, the output outputs of which are connected to the first a group of inputs of the third block 9 comparison. The output of the third comparison unit 9 is connected to the second input of the NAND element 10. The subtractor works as follows. The operation of the device is controlled by a sequence of sync pulses applied to the corresponding inputs of the first 1, second 3 and third 9 comparison blocks (these inputs are not shown in the drawing). For each clock pulse at the outputs of the first 1, second 3, third 9 comparison blocks and E + 1-M output of the pseudo-random number generator 2, a binary symbol (O or 1) is generated, respectively, t bt,, ikfc (t is discrete time), and occurrences of a single symbol are respectively equal; p (at) A, p (bt) B, p (y) zt (z.razdachayna value - the contents of the reversible counter in time “t time t), p (kt). . The probability of occurrence of 1 in a random sequence d, at the output of the element OR 7 is equal to p (a) p () I –f Sequences d and y, then proceed respectively to the first and second inputs of the AND-NE element 10. Its purpose is to prevent the simultaneous occurrence of single signals (+1 and -1) on the summing and subtracting inputs of the reversible counter B. The result of the subtraction is accumulated in the reversing counter 8 where g is the size of the reversible counter. Thus, the same functional dependence is realized in the prototype circuit and in the proposed device. The measure of the error of the device is the dispersion of the contents of the reversible counter 8, i.e. the variance of the random variable z ,. Due to the inclusion in the stochastic subtractor of the HE 4 block and the indicated connection of its input and outputs with the comparison block inputs, in the proposed device, compared with the prototype, a significant decrease in the C T calculation error between random sequences on the reversing counter in this case is achieved a positive mutual correlation relationship is established, stabilizing the accumulation process of the content counter. The coefficient J D4z) () () W / ru 1 P 1 "h 1 f (where DCZ) and D (z) are the variances, respectively, for the prototype and the proposed device) express the relative change in the statistical error of the subtraction operation C in the proposed device compared with the device of the prototype, for example, if A is 0.6; At 0.6 then S 5. Moreover, the gain in accuracy is the higher, the closer the values of A and 1-B to each other. Claims of the invention A stochastic subtractor comprising a first comparing unit, the first group of inputs of which is an input of a decremented subtractor, a pseudo-random number generator, a group of outputs of which is connected to a second group of inputs of the first comparing unit , the first element is a BANGE, allowing the input of which is connected to the output of the first comparison unit, the second element of the BANGE, prohibiting the input of which is connected to the output of the second Comparison unit, prohibiting the input of the first and allowing input of the second BANNER element are connected to the output of the pseudo-random number generator, the OR element, whose inputs are connected to the outputs of the first and second BAN element, the NAND element, the first input of which is connected to the output of the OR element, reversible counter, the summing and subtracting inputs of which are connected to the outputs of the NAND element, the third comparison unit, the first group of inputs of which is connected to the discharge outputs of the reversible counter, and the output connected to the th input input a, m and n chayuschiys in that, in order to increase accuracy, it comprises a NOT element group kotoiporo outputs connected to a second group vho-. The second comparison block, the group of inputs of the NOT block, and the second group of inputs of the third comparison block are connected to the group of pseudo-random number generator outputs. Sources of information taken into account in the examination 1.Yakovlev V.V. Random pulse computing devices. Tutorial. Leningrad Institute of Railway Transport, 1973, p. 31, Fig. 15.
2.Яковлев В.В., Федоров Р.Ф. Элементы вычислительной техники с веро тностным представлением информации. Автоматика и вычислительна техника. Рига, 1972, 5, рис.. 6. 2. Yakovlev V.V., Fedorov R.F. Elements of computing with a probabilistic representation of information. Automation and computer technology. Riga, 1972, 5, rice .. 6.
3.Федоров Р.Ф, Яковлев В.В., Добрис Г.В. Стохастические преобразователи информации. Л., Машиностроение , 1978, с. 64. 3. Fedorov R.F., Yakovlev V.V., Dobris G.V. Stochastic information converters. L., Mechanical Engineering, 1978, p. 64.
4.Яковлев В.В., Федоров Р.Ф. Стохастические вычислительные машины. Л., Машиностроение, 1974, с. 48, рис. 22 (прототип).4. Yakovlev V.V., Fedorov R.F. Stochastic computers. L., Mechanical Engineering, 1974, p. 48, fig. 22 (prototype).
ll t fll t f