RU2116670C1 - Information search engine - Google Patents

Information search engine Download PDF

Info

Publication number
RU2116670C1
RU2116670C1 RU97105327A RU97105327A RU2116670C1 RU 2116670 C1 RU2116670 C1 RU 2116670C1 RU 97105327 A RU97105327 A RU 97105327A RU 97105327 A RU97105327 A RU 97105327A RU 2116670 C1 RU2116670 C1 RU 2116670C1
Authority
RU
Russia
Prior art keywords
input
inputs
output
outputs
information
Prior art date
Application number
RU97105327A
Other languages
Russian (ru)
Other versions
RU97105327A (en
Inventor
А.А. Алексеев
В.А. Липатников
Ю.Б. Самойлов
М.М. Тараскин
В.В. Пьянков
Е.А. Устимов
Original Assignee
Военная академия связи
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная академия связи filed Critical Военная академия связи
Priority to RU97105327A priority Critical patent/RU2116670C1/en
Application granted granted Critical
Publication of RU2116670C1 publication Critical patent/RU2116670C1/en
Publication of RU97105327A publication Critical patent/RU97105327A/en

Links

Images

Landscapes

  • Complex Calculations (AREA)

Abstract

FIELD: computer engineering, in particular, search of determined combinations in information array. SUBSTANCE: device has generator of current estimations, discriminator of estimation value regions, pulse distributor, counter of time intervals, first and second generators of search variable, first and second adding counters, first and second memory units, divider, classifier, search strategy register, reset signal generator, indicator, threshold signal measuring unit, day timer. Device provides analysis of input flow and detection of determined combinations in it, detection and counting of their presence or absence according to time of day, calculation of a posterior integral functions Fn(N) and F0(N) and generation of plausibility ratio L(N) = Fn(N)/F0(N), which value is then compared to threshold values Пclu and Пcll, which alter by means of generator of cut-off threshold according time of day depending on intensity of input flow. These data are used for making decision on environment condition according to Wald criterion. EFFECT: increased speed for given probability of correct choice. 5 cl, 11 dwg

Description

Изобретение относится к области вычислительной техники и может быть использовано в качестве устройства для поиска детерминированных комбинаций в информационном массиве. The invention relates to the field of computer technology and can be used as a device for searching for deterministic combinations in an information array.

Известный аналог предлагаемого устройства описан в авт. св. СССР N 1621049, кл. G 06 F 15/40, заявленном 09.01.89, и содержит регистры границ, суммирующие и вычитающие счетчики, схемы сравнения, блоки памяти, блоки вычисления и ряд других элементов, позволяющих осуществлять поиск информации. Однако указанная операция реализуется в нем с низкой оперативностью. A known analogue of the proposed device is described in ed. St. USSR N 1621049, class G 06 F 15/40, announced on 01/09/1989, and contains boundary registers that add up and subtract counters, comparison circuits, memory blocks, calculation blocks and a number of other elements that allow you to search for information. However, this operation is implemented in it with low efficiency.

Ближайшее устройство поиска информации (прототип) к предлагаемому описано в авт.св. СССР N 1711185, кл. G 06 F 15/40, заявленном 05.04.89. В указанном изобретении описано устройство поиска информации, содержащее регистры верхней и нижней границ, сумматор-вычитатель, регистр стратегии поиска, вычитающий и суммирующие счетчики, схемы сравнения, блок памяти, регистр ключа, выходной регистр, группы элементов И и ИЛИ, триггер, распределитель импульсов, вход запуска, входы адресов верхней и нижней границ, вход кода критерия смены стратегии поиска, вход ключа, выход адреса, выход признака отсутствия информации. Описанное устройство обладает более высокой оперативностью по сравнению с выше отмеченным. The nearest information retrieval device (prototype) to the proposed one is described in ed. USSR N 1711185, class G 06 F 15/40, claimed 05.04.89. The indicated invention describes an information search device comprising upper and lower bound registers, an adder-subtracter, a search strategy register, subtracting and adding up counters, comparison circuits, a memory block, a key register, an output register, groups of AND and OR elements, a trigger, a pulse distributor , launch input, upper and lower bound address inputs, input of the search strategy change criterion code, key input, address output, output of a sign of lack of information. The described device has a higher efficiency compared to the above.

Однако устройство-прототип реализует поиск раритетных информационных блоков в массиве посредством дихотомического метода, что является его недостатком в случае поиска в информационном массиве комбинаций, имеющих высокую вероятность появления, так как снижается оперативность поиска. However, the prototype device implements the search for rare information blocks in the array using the dichotomous method, which is its drawback in the case of searches in the information array of combinations that have a high probability of occurrence, as search efficiency decreases.

Действительно, математическая суть метода половинного деления (дихотомии) заключается в том, что, с целью определения некоторого Δf(x) на отрезке [a, b] , последний делится пополам и в его средней точке c=(a+b)/2 вычисляется значение f(c). Если f(c) = Δf(x) , то для последующего деления пополам выбирается один из следующих двух отрезков [a, c] и [c, b] и т.д. (А.М. Прохоров и др. Математический энциклопедический словарь. М.: Советская энциклопедия, 1988). Indeed, the mathematical essence of the method of half division (dichotomy) is that, in order to determine some Δf (x) on the segment [a, b], the latter is halved and at its midpoint c = (a + b) / 2 is calculated value f (c). If f (c) = Δf (x), then for the subsequent halving, one of the following two segments [a, c] and [c, b], etc., is selected. (A.M. Prokhorov et al. Mathematical Encyclopedic Dictionary. M.: Soviet Encyclopedia, 1988).

Указанная процедура реализована в уже описанном устройстве поиска требуемых информационных блоков в некотором массиве при условии:

Figure 00000002

где
Kтр - количество искомых блоков в массиве:
Kобщ - общее количество блоков в массиве.The specified procedure is implemented in the already described device for finding the required information blocks in a certain array, provided:
Figure 00000002

Where
K Tr - the number of blocks sought in the array:
K total - the total number of blocks in the array.

Пусть длина искомого блока - μтр . При этом μтр < μ , где μ - длина элементарной анализируемой реализации (базы анализа) в массиве объема S. В этом случае количество секторов поиска K определяется (В.А.Абчук, Ф.А. Матвейчук, Л.П.Томашевский. Справочник по исследованию операций. М.: Воениздат, 1979):

Figure 00000003

Следовательно, можно представить:
Figure 00000004

где
T - общее время поиска в массиве;
γ - скорость поиска;
Tμ = Tперестр. + Tанализа - время, необходимое для анализа одного сектора.Let the length of the desired block be μ tr . Moreover, μ tr <μ, where μ is the length of the elementary analyzed implementation (analysis base) in an array of volume S. In this case, the number of search sectors K is determined (V.A. Abchuk, F.A. Matveichuk, L.P. Tomashevsky. Handbook of Operations Research, Moscow: Military Publishing House, 1979):
Figure 00000003

Therefore, we can imagine:
Figure 00000004

Where
T is the total search time in the array;
γ is the search speed;
T μ = T perest. + T analysis - the time required to analyze one sector.

Для дихотомического метода:

Figure 00000005

Т. е. указанное устройство - прототип требует значительных временных затрат при заданной вероятности правильного решения.For the dichotomous method:
Figure 00000005

That is, the specified device is a prototype requires significant time costs for a given probability of a correct solution.

Целью предлагаемого изобретения является построение устройства, обладающего более высокой оперативностью поиска информации при заданной вероятности правильного решения. Объектом распознавания для предлагаемого устройства является состояние обстановки на основании оценки входного трафика, рассматриваемого как информационный массив, в котором присутствуют некоторые детерминированные кодовые комбинации (в данном случае это комбинации начала сообщения - КНС). Именно по КНС оценивается интенсивность входного трафика и, как следствие, состояние обстановки. В дальнейшем этим состояниям соответствуют обозначения "О" - изменения отсутствуют и "П" - изменения присутствуют. Решение о состоянии "П" принимается в случае, когда интенсивность входного трафика имеет отклонение от среднего значения в большую или меньшую сторону, на величину, превышающую пороговое, в противном случае принимается решение о состоянии "О". В свою очередь, верхнее и нижнее значения порогов могут быть либо интервальными, либо точечными, что определяется стратегией поиска, принятой в устройстве поиска на данном этапе. The aim of the invention is the construction of a device having a higher efficiency of information retrieval for a given probability of a correct solution. The object of recognition for the proposed device is the state of the situation based on the assessment of the input traffic, considered as an information array in which there are some deterministic code combinations (in this case, the combination of the beginning of the message — CNS). It is according to the SPS that the intensity of the input traffic and, as a result, the state of the situation are estimated. In the future, the designations “O” correspond to these states - there are no changes and “P” - changes are present. The decision on the state "P" is made in the case when the intensity of the input traffic deviates from the average value to a greater or lesser extent by an amount that exceeds the threshold, otherwise a decision is made on the state "O". In turn, the upper and lower thresholds can be either interval or point, which is determined by the search strategy adopted in the search device at this stage.

Поставленная цель достигается тем, что в известном устройстве поиска информации, включающем распределитель импульсов, сумматор-вычитатель, являющийся по существу формирователем переменной поиска, суммирующий счетчик, блок памяти и регистр стратегии поиска, дополнительно введены формирователь сигналов текущей оценки, дискриминатор зон значений оценки, счетчик временных интервалов, коммутатор, вторые формирователь переменной поиска, суммирующий счетчик и блок памяти, блок деления, классификатор, формирователь сигналов сброса, блок индикации, блок изменения пороговых сигналов и таймер текущих суток. Информационные входы формирователя сигналов текущей оценки и дискриминатора зон значений оценки объединены и являются информационным входом устройства. Первый выход распределителя импульсов подключен одновременно к входам синхронизации формирователя сигналов текущей оценки дискриминатора зон значений оценки, а также к тактовому входу счетчика временных интервалов, а второй, третий и четвертый выходы распределителя импульсов подключены соответственно к тактовым входам коммутатора, первого и второго блоков памяти и классификатора. Выход таймера текущих суток подключен одновременно к входам "Время" распределителя импульсов, формирователя сигналов текущей оценки, дискриминатора зон значений оценки и блока изменения пороговых сигналов, выходы значений порогов поиска которого "Пв" и "Пн" подключены к одноименным входам регистра стратегии поиска, выходы значений верхнего и нижнего порогов классификации которого "Пклв" и "Пклн" подключены к соответствующим входам классификатора. Выходы классификатора "П" и "О" подключены одновременно к соответствующим входам блоков индикации и формирователя сигналов сброса, выход которого подключен одновременно к входам "Сброс" первого и второго блоков памяти, счетчика временных интервалов и регистра стратегии поиска, вход "Nтекщ" которого соединен с выходом счетчика временных интервалов. Выход первого формирователя переменной поиска подключен к первому информационному входу первого суммирующего счетчика, второй информационный вход которого подключен к выходу первого блока памяти, а выход первого суммирующего счетчика соединен одновременно с информационным входом первого блока памяти и первым информационным входом блока деления. Выход блока деления соединен с информационным входом классификатора. Выход второго суммирующего счетчика подключен одновременно к второму информационному входу блока деления и информационному входу второго блока памяти, выход которого соединен с вторым информационным входом второго суммирующего счетчика, первый информационный вход которого подключен к выходу второго формирователя переменной поиска, информационный вход которого соединен с выходом "0" коммутатора, а выход "П" коммутатора соединен с информационным входом первого формирователя переменной поиска. Входы "Nmax" первого и второго формирователей переменной поиска, а также регистра стратегии поиска подключены одновременно к одноименному входу устройства. Входы "Зона 1" и "Зона 2" устройства являются входами "Зона" соответственно первого и второго формирователей переменной поиска. Управляющий вход коммутатора подключен к выходу формирователя сигналов текущей оценки, а входы коммутатора "П" и "О" подключены к соответствующим выходам дискриминатора зон значений оценки. Входы "Порог" и "Пуск" устройства соединены с одноименными входами блока изменения пороговых сигналов.This goal is achieved by the fact that in the known information retrieval device including a pulse distributor, an adder-subtractor, which is essentially a generator of a search variable, a totalizing counter, a memory block and a search strategy register, a current evaluation signal generator, a discriminator of evaluation value zones, a counter are additionally introduced time slots, switch, second variable search driver, totalizing counter and memory block, division block, classifier, reset signal generator, in block pecifications, the block change threshold signals and the timer of the current day. The information inputs of the current evaluator signal generator and the discriminator of the evaluation value zones are combined and are the information input of the device. The first output of the pulse distributor is connected simultaneously to the synchronization inputs of the signal generator of the current estimation of the discriminator of the evaluation value zones, as well as to the clock input of the time interval counter, and the second, third and fourth outputs of the pulse distributor are connected respectively to the clock inputs of the switch, the first and second memory blocks and the classifier . The output of the current day timer is connected simultaneously to the “Time” inputs of a pulse distributor, a current estimator, a discriminator of the evaluation value zones and a threshold signal change unit, the outputs of which are the search thresholds “Pv” and “Mon” are connected to the same inputs of the search strategy register, the outputs the values of the upper and lower classification thresholds of which "P cl to" and "P cl n" are connected to the corresponding inputs of the classifier. The outputs of the classifier “P” and “O” are connected simultaneously to the corresponding inputs of the display units and the shaper of the reset signals, the output of which is connected simultaneously to the inputs “Reset” of the first and second memory blocks, the counter of time intervals and the search strategy register, whose input is “N text ” connected to the output of the counter of time intervals. The output of the first driver of the search variable is connected to the first information input of the first totalizing counter, the second information input of which is connected to the output of the first memory block, and the output of the first totalizing counter is connected simultaneously with the information input of the first memory block and the first information input of the division block. The output of the division unit is connected to the information input of the classifier. The output of the second totalizing counter is connected simultaneously to the second information input of the division unit and the information input of the second memory block, the output of which is connected to the second information input of the second totalizing counter, the first information input of which is connected to the output of the second driver of the search variable, the information input of which is connected to the output "0 "switch, and the output" P "of the switch is connected to the information input of the first driver of the search variable. The inputs "N max " of the first and second formers of the search variable, as well as the search strategy register, are connected simultaneously to the device input of the same name. The inputs "Zone 1" and "Zone 2" of the device are inputs of the "Zone", respectively, of the first and second formers of the search variable. The control input of the switch is connected to the output of the current evaluator signal generator, and the inputs of the switch "P" and "O" are connected to the corresponding outputs of the discriminator of the evaluation value zones. The inputs "Threshold" and "Start" of the device are connected to the inputs of the same name block changes the threshold signals.

Формирователь сигналов текущей оценки состоит из дешифратора, первого и второго шифраторов коэффициента счета, первого и второго счетчиков, а также элементов НЕ и ИЛИ. Вход "Время" формирователя является входом дешифратора, а его выход соединен одновременно с входами первого и второго шифраторов. Сигнал с выходов этих шифраторов поступает на входы установки коэффициентов счета соответственно первого и второго счетчиков, счетные входы которых подключены одновременно к информационному входу, а тактовые - к входу синхронизации формирователя. Выход первого счетчика соединен с первым входом элемента ИЛИ, на второй вход которого через элемент НЕ поступает сигнал с выхода второго счетчика. Выход элемента ИЛИ является выходом формирователя. The current estimation signal generator consists of a decoder, first and second count coefficient encoders, first and second counters, as well as NOT and OR elements. The “Time” input of the shaper is the input of the decoder, and its output is connected simultaneously with the inputs of the first and second encoders. The signal from the outputs of these encoders is fed to the inputs of setting the account coefficients of the first and second counters, respectively, the counting inputs of which are connected simultaneously to the information input, and the clock inputs to the synchronization input of the shaper. The output of the first counter is connected to the first input of the OR element, the second input of which through the element does NOT receive a signal from the output of the second counter. The output of the OR element is the output of the shaper.

Дискриминатор зон значений оценки состоит из дешифратора, счетчика, первого, второго, третьего и четвертого шифраторов, первого, второго и третьего вычитателей, первого и второго компараторов, первого, второго и третьего ключей, схемы ИЛИ, а также первого и второго устройств деления. Вход "Время" дискриминатора является входом дешифратора, выход которого подключен одновременно к входам всех шифраторов. Информационный вход и вход синхронизации дискриминатора являются соответственно информационным и тактовым входами счетчика, выход которого подключен одновременно к входам уменьшаемого первого вычитателя, а также вычитаемого второго и третьего вычитателей и к информационным входам обоих компараторов. Пороговый вход первого компаратора, вход вычитаемого первого и вход уменьшаемого второго вычитателей объединены и подключены к выходу первого шифратора. А пороговый вход второго компаратора и вход уменьшаемого третьего вычитателя объединены и подключены к выходу второго шифратора. Выходы третьего и четвертого шифраторов соединены с входами делимого соответственно первого и второго устройств деления, входы делителя которых соединены соответственно с выходом второго ключа и выходом схемы ИЛИ. Выходы первого, второго и третьего вычитателей соединены с информационными входами соответственно первого, второго и третьего ключей, а выходы первого и третьего ключей соединены соответственно с первым и вторым входами схемы ИЛИ. Выходы "<" первого и второго компараторов соединены соответственно с первым управляющим входом второго и управляющим входом третьего ключей, а их выходы ">" соединены соответственно с управляющим входом первого ключа и с вторым управляющим входом второго ключа. Выходы первого и второго устройств деления являются соответственно выходами "П" и "О" дискриминатора. The discriminator of the evaluation value zones consists of a decoder, counter, first, second, third and fourth encoders, first, second and third subtracters, first and second comparators, first, second and third keys, an OR circuit, and also the first and second division devices. The “Time” input of the discriminator is the input of the decoder, the output of which is connected simultaneously to the inputs of all encoders. The information input and the synchronization input of the discriminator are respectively the information and clock inputs of the counter, the output of which is connected simultaneously to the inputs of the reduced first subtracter, as well as the subtracted second and third subtracters, and to the information inputs of both comparators. The threshold input of the first comparator, the input of the subtracted first and the input of the decreasing second subtractors are combined and connected to the output of the first encoder. And the threshold input of the second comparator and the input of the reduced third subtractor are combined and connected to the output of the second encoder. The outputs of the third and fourth encoders are connected to the inputs of the dividend, respectively, of the first and second division devices, the inputs of the divider of which are connected respectively to the output of the second key and the output of the OR circuit. The outputs of the first, second and third subtractors are connected to the information inputs of the first, second and third keys, respectively, and the outputs of the first and third keys are connected respectively to the first and second inputs of the OR circuit. The outputs "<" of the first and second comparators are connected respectively to the first control input of the second and control input of the third key, and their outputs ">" are connected respectively to the control input of the first key and to the second control input of the second key. The outputs of the first and second division devices are respectively the outputs "P" and "O" of the discriminator.

Классификатор состоит из первого и второго компараторов и первого и второго ключей. Информационные входы первого и второго компараторов подключены одновременно к информационному входу блока, а их пороговые входы - соответственно к входам "Пклв" и "Пклн" блока. Выход ">" первого компаратора соединен с информационным входом первого ключа, а выход "<" второго компаратора - с информационным входом второго ключа. Управляющие входы ключей подключены одновременно к тактовому входу классификатора, а выходы первого и второго ключей являются соответственно выходами "П" и "О" классификатора.The classifier consists of the first and second comparators and the first and second keys. The information inputs of the first and second comparators are connected simultaneously to the information input of the block, and their threshold inputs are respectively connected to the inputs of "P cl in" and "P cl n" of the block. The output ">" of the first comparator is connected to the information input of the first key, and the output "<" of the second comparator is connected to the information input of the second key. The control inputs of the keys are connected simultaneously to the clock input of the classifier, and the outputs of the first and second keys are respectively the outputs "P" and "O" of the classifier.

Регистр стратегии поиска состоит из первого и второго регистров, первого и второго вычитателей, устройства деления на два, компаратора, первого, второго и третьего ключей, а также первой и второй схем ИЛИ. Информационный вход компаратора соединен с входом "Nтекщ", а пороговый вход - с входом "Nmax регистра стратегии поиска. Информационные входы первого и второго регистров соединены соответственно с входами "Пв" и "Пн" регистра стратегии поиска. Выход первого регистра соединен одновременно с входами уменьшаемого первого и второго вычитателей и информационным входом первого ключа, а выход второго регистра соединен одновременно с входом вычитаемого первого вычитателя и информационным входом третьего ключа. Выход первого вычитателя соединен с входом устройства деления на два, выход которого соединен с входом вычитаемого второго вычитателя. Выход второго вычитателя соединен с информационным входом второго ключа, управляющий вход которого соединен с выходом "≥" компаратора. Выход "<" компаратора соединен одновременно с управляющими входами первого и третьего ключей, выходы которых подключены к первым входам соответственно первой и второй схем ИЛИ. Вторые входы схем ИЛИ объединены и подключены к выходу второго ключа. Выходы первой и второй схем ИЛИ являются выходами соответственно "Пклв" и "Пклн" регистра стратегии поиска, а входы начальной установки обоих регистров подключены одновременно к входу "Сброс" регистра стратегии поиска.The register of the search strategy consists of the first and second registers, the first and second subtracters, the device of division by two, the comparator, the first, second and third keys, as well as the first and second OR circuits. The information input of the comparator is connected to the input "N streaming ", and the threshold input is connected to the input "N max of the search strategy register. The information inputs of the first and second registers are connected respectively to the inputs" Pv "and" Mon "of the search strategy register. The output of the first register is connected simultaneously with the inputs of the reduced first and second subtractors and the information input of the first key, and the output of the second register is connected simultaneously with the input of the subtracted first subtractor and the information input of the third key. the input of the divider by two, the output of which is connected to the input of the subtracted second subtractor.The output of the second subtractor is connected to the information input of the second key, the control input of which is connected to the output "≥" of the comparator. The output "<" of the comparator is connected simultaneously with the control inputs of the first and third keys the outputs of which are connected to the first inputs of the first and second OR circuits, respectively.The second inputs of the OR circuits are combined and connected to the output of the second key. The outputs of the first and second OR circuits are the outputs of the “Cl key ” and “Cl key ” of the search strategy register, and the inputs of the initial setting of both registers are connected simultaneously to the “Reset” input of the search strategy register.

Благодаря такой совокупности блоков и их соединений достигается возможность сокращения общего времени поиска T при различном процентном соотношении Ктр к Кобщ при условии равной вероятности правильного распознавания.Thanks to this combination of blocks and their connections, it is possible to reduce the total search time T at various percentages of K Tr to K total , provided that the probability of correct recognition is equal.

На фиг. 1 показана общая схема устройства поиска информации; на фиг. 2 - формирователь сигналов текущей оценки; на фиг. 3 - дискриминатор зон значений оценки; на фиг. 4 - распределитель импульсов; на фиг. 5 - коммутатор; на фиг. 6 - формирователь переменной поиска; на фиг. 7 - классификатор; на фиг. 8 - регистр стратегии поиска; на фиг. 9 - блок изменения пороговых сигналов; на фиг. 10 - сравнительный график последовательного и дихотомического методов поиска информации при Ктр=(0,15-0,25)Кобщ; на фиг. 11 - сравнительный график последовательного и дихотомического методов поиска информации при Ктр=(0,80-0,90)Кобщ.In FIG. 1 shows a general diagram of an information retrieval device; in FIG. 2 - signal conditioner of the current assessment; in FIG. 3 - discriminator of the zones of the evaluation values; in FIG. 4 - pulse distributor; in FIG. 5 - switch; in FIG. 6 - shaper variable search; in FIG. 7 - classifier; in FIG. 8 - search strategy register; in FIG. 9 - block changes in threshold signals; in FIG. 10 is a comparative graph of sequential and dichotomous information retrieval methods at K Tr = (0.15-0.25) K total ; in FIG. 11 is a comparative graph of sequential and dichotomous information retrieval methods at K Tr = (0.80-0.90) K total .

Устройство, показанное на фиг. 1, содержит формирователь 1 сигналов текущей оценки, дискриминатор 2 зон значений оценки, распределитель 3 импульсов, счетчик 4 временных интервалов, коммутатор 5, первый 6 и второй 7 формирователи переменной поиска, первый 8 и второй 9 суммирующие счетчики, первый 10 и второй 11 блоки памяти, блок 12 деления, классификатор 13, регистр 14 стратегии поиска, формирователь 15 сигналов сброса, блок 16 индикации, блок 17 изменения пороговых сигналов, таймер 18 текущих суток. The device shown in FIG. 1, contains a shaper 1 of the signals of the current assessment, a discriminator of 2 zones of evaluation values, a 3 pulse distributor, a counter 4 time intervals, a switch 5, the first 6 and second 7 shapers of the search variable, the first 8 and second 9 totalizing counters, the first 10 and second 11 blocks memory, division unit 12, classifier 13, search strategy register 14, reset signal generator 15, indication unit 16, threshold signal change unit 17, current day timer 18.

Информационные входы формирователя 1 и дискриминатора 2 объединены и являются информационным входом устройства. Первый выход распределителя 3 импульсов подключен одновременно к входам синхронизации формирователя 1, дискриминатора 2, а также к тактовому входу счетчика 4. Второй, третий и четвертый выходы распределителя 3 подключены соответственно к тактовым входам блоков 5, 10-11 и 13. Выход таймера 18 подключен к входам "Время" формирователя 1 и дискриминатора 2, входам распределителя 3 и блока 17, выходы "Пв" и "Пн" порогов которого подключены к соответствующим входам регистра 14. Выходы "Пклв" и "Пклн" порогов классификации регистра 14 подключены к соответствующим входам классификатора 13, выходы которого "П" и "О" соединены одновременно с соответствующими входами блоков 15 и 16. Информационный вход классификатора 13 соединен с выходом блока деления 12. Выход формирователя 15 сигналов сброса подключен одновременно к входам "Сброс" счетчика 4, блоков 10-11 памяти и регистра 14. Входы "Nтекщ" и "Nmax" регистра 14 соединены соответственно с выходом счетчика 4 и входом "Nmax" устройства. Выход формирователя 6 подключен к первому информационному входу счетчика 8, второй информационный вход которого подключен к выходу блока 10. Выход счетчика 8 соединен одновременно с информационным входом блока 10 памяти и первым информационным входом блока 12 деления. Аналогично соединениям блоков 6, 8, 10 соединены и блоки 7, 9, 11 - выход формирователя 7 подключен к первому входу счетчика 9, второй вход которого подключен к выходу блока 11, выход счетчика 9 соединен одновременно с информационным входом блока 11 и вторым входом блока 12 деления. Информационные входы формирователей 6 и 7 соединены соответственно с выходами коммутатора "П" и "О", а их входы "Nmax" объединены и подключены к одноименному входу устройства. Вход "Зона" формирователя 6 соединен с входом "Зона 1" устройства, а вход "Зона" формирователя 7 - с входом "Зона 2" устройства. Управляющий вход коммутатора 5 соединен с выходом формирователя 1, а информационные входы коммутатора "П" и "О" - с соответствующими выходами дискриминатора 2.The information inputs of the driver 1 and discriminator 2 are combined and are the information input of the device. The first output of the pulse distributor 3 is connected simultaneously to the synchronization inputs of the driver 1, discriminator 2, and also to the clock input of the counter 4. The second, third, and fourth outputs of the distributor 3 are connected respectively to the clock inputs of the blocks 5, 10-11, and 13. The output of timer 18 is connected to the inputs "Time" of the shaper 1 and discriminator 2, the inputs of the distributor 3 and block 17, the outputs of "Pv" and "Mon" of the thresholds of which are connected to the corresponding inputs of the register 14. The outputs of the "P CL " and "P CL " thresholds classification register 14 connected to match the input inputs of the classifier 13, the outputs of which “P” and “O” are connected simultaneously with the corresponding inputs of the blocks 15 and 16. The information input of the classifier 13 is connected to the output of the division unit 12. The output of the reset signal generator 15 is connected simultaneously to the “Reset” inputs of counter 4, blocks 10-11 of the memory and register 14. The inputs "N current " and "N max " of the register 14 are connected respectively to the output of the counter 4 and the input "N max " of the device. The output of the shaper 6 is connected to the first information input of the counter 8, the second information input of which is connected to the output of block 10. The output of the counter 8 is connected simultaneously with the information input of the memory unit 10 and the first information input of the division unit 12. Similarly, the connections of blocks 6, 8, 10 are connected and blocks 7, 9, 11 - the output of the shaper 7 is connected to the first input of the counter 9, the second input of which is connected to the output of the block 11, the output of the counter 9 is connected simultaneously with the information input of the block 11 and the second input of the block 12 divisions. The information inputs of the shapers 6 and 7 are connected respectively to the outputs of the switch "P" and "O", and their inputs "N max " are combined and connected to the device input of the same name. The input "Zone" of the shaper 6 is connected to the input "Zone 1" of the device, and the input "Zone" of the shaper 7 is connected to the input "Zone 2" of the device. The control input of the switch 5 is connected to the output of the shaper 1, and the information inputs of the switch "P" and "O" with the corresponding outputs of the discriminator 2.

Формирователь сигналов текущей оценки, показанный на фиг. 2, по окончании текущего интервала анализа вырабатывает двоичный сигнал, характеризующий состояние обстановки. Сигнал этот, принимая значения "П" или "О", поступает затем на управляющий вход коммутатора 5. Формирователь состоит из дешифратора 1.1, первого 1.2 и второго 1.3 шифраторов коэффициента счета, первого 1.4 и второго 1.5 счетчиков, элементов НЕ 1.6 и ИЛИ 1.7. Вход дешифратора 1.1 является входом "Время" формирователя, а выход дешифратора соединен с входом шифраторов 1.2 и 1.3, сигнал с выходов которых поступает на входы установки коэффициентов счета соответственно счетчиков 1.4. и 1.5. Счетные входы счетчиков подключены одновременно к информационному входу формирователя. Выход счетчика 1.4 соединен с первым входом элемента ИЛИ, на второй вход которого через элемент 1.6 поступает сигнал со счетчика 1.5. Выход элемента 1.7 является выходом формирователя, а вход начальной установки счетчиков соединен с входом синхронизации формирователя. The current estimation signal generator shown in FIG. 2, at the end of the current analysis interval, a binary signal is generated that characterizes the state of the situation. This signal, taking the values of "P" or "O", then arrives at the control input of switch 5. The shaper consists of a decoder 1.1, first 1.2 and second 1.3 count coefficient encoders, first 1.4 and second 1.5 counters, elements NOT 1.6 and OR 1.7. The input of the decoder 1.1 is the input "Time" of the shaper, and the output of the decoder is connected to the input of the encoders 1.2 and 1.3, the signal from the outputs of which goes to the inputs of the setting of the account coefficients, respectively, of the counters 1.4. and 1.5. The counting inputs of the counters are connected simultaneously to the information input of the shaper. The output of counter 1.4 is connected to the first input of the OR element, the second input of which through element 1.6 receives the signal from counter 1.5. The output of element 1.7 is the output of the shaper, and the input of the initial installation of counters is connected to the synchronization input of the shaper.

На фиг. 3 показан дискриминатор зон значений оценки, который вырабатывает сигнал о номере зоны того состояния, в котором находится входной поток соответствующей интенсивности, и состоит из дешифратора 2.1, счетчика 2.2, шифраторов 2.3, 2.4, 2.5 и 2.6, вычитателей 2.7, 2.8 и 2.9, компараторов 2.10 и 2.11, ключей 2.12, 2.13 и 2.14, схемы ИЛИ, а также устройств деления 2.16 и 2.17. Вход "Время" дискриминатора является входом дешифратора, выход которого подключен одновременно к входам всех шифраторов. Информационный вход и вход синхронизации дискриминатора являются соответственно информационным и тактовым входами счетчика, выход которого подключен одновременно к входам уменьшаемого вычитателя 2.7, вычитаемого вычитателей 2.8 и 2.9, а также к информационным входам обоих компараторов. Пороговый вход компаратора 2.10, вход вычитаемого вычитателя 2.7 и уменьшаемого вычитателя 2.8 объединены и подключены к выходу шифратора 2.3. Пороговый вход компаратора 2.11 и вход уменьшаемого вычитателя 2.9 объединены и подключены к выходу шифратора 2.4. Выходы шифраторов 2.5 и 2.6 соединены с входами делимого соответственно устройств деления 2.16 и 2.17, входы делителя которых соединены соответственно с выходом ключа 2.13 и выходом схемы ИЛИ. Выходы вычитателей 2.7, 2.8 и 2.9 соединены соответственно с информационными входами ключей 2.12, 2.13 и 2.14. Выходы ключей 2.12 и 2.14 соединены соответственно с первым и вторым входами схемы ИЛИ. Выходы "<" компараторов 2.10 и 2.11 соединены соответственно с первым управляющим входом ключа 2.13 и управляющим входом ключа 2.14, а выходы ">" этих компараторов соединены соответственно с управляющим входом ключа 2.12 и с вторым управляющим входом ключа 2.13. Выходы устройств деления 2.16 и 2.17 являются соответственно выходами "П" и "О" дискриминатора. In FIG. Figure 3 shows the discriminator of the evaluation value zones, which generates a signal about the zone number of the state in which the input stream of the corresponding intensity is located and consists of a decoder 2.1, counter 2.2, encoders 2.3, 2.4, 2.5 and 2.6, subtractors 2.7, 2.8 and 2.9, comparators 2.10 and 2.11, keys 2.12, 2.13 and 2.14, OR circuits, as well as division devices 2.16 and 2.17. The “Time” input of the discriminator is the input of the decoder, the output of which is connected simultaneously to the inputs of all encoders. The information input and the synchronization input of the discriminator are respectively the information and clock inputs of the counter, the output of which is connected simultaneously to the inputs of the reduced subtracter 2.7, subtracted subtractors 2.8 and 2.9, as well as to the information inputs of both comparators. The threshold input of the comparator 2.10, the input of the subtracted subtractor 2.7 and the reduced subtracter 2.8 are combined and connected to the output of the encoder 2.3. The threshold input of the comparator 2.11 and the input of the reduced subtractor 2.9 are combined and connected to the output of the encoder 2.4. The outputs of the encoders 2.5 and 2.6 are connected to the inputs of the dividend, respectively, of the division devices 2.16 and 2.17, the inputs of the divider of which are connected respectively with the output of the key 2.13 and the output of the OR circuit. The outputs of the subtractors 2.7, 2.8 and 2.9 are connected respectively to the information inputs of the keys 2.12, 2.13 and 2.14. The outputs of the keys 2.12 and 2.14 are connected respectively to the first and second inputs of the OR circuit. The outputs "<" of the comparators 2.10 and 2.11 are connected respectively to the first control input of the key 2.13 and the control input of the key 2.14, and the outputs ">" of these comparators are connected respectively to the control input of the key 2.12 and the second control input of the key 2.13. The outputs of the division devices 2.16 and 2.17 are respectively the outputs "P" and "O" of the discriminator.

На фиг. 4 приведена схема распределителя импульсов, предназначенного для синхронизации работы всего устройства посредством формирования четырех импульсных последовательностей, сдвинутых друг относительно друга на некоторую величину Δt . Распределитель состоит из дешифратора 3.1, счетчика 3.2 и элементов задержки 3.3, 3.4, 3.5. Вход распределителя импульсов соединен с входом дешифратора, с выхода которого сигнал поступает на вход счетчика. Выход счетчика соединен с входом первого элемента 3.3 задержки, с выхода которого сигнал поступает на вход второго элемента 3.4 задержки, выход которого соединен с входом третьего элемента задержки. Выходы счетчика, а также первого, второго и третьего элементов задержки являются соответственно первым, вторым, третьим и четвертым выходами распределителя импульсов. In FIG. 4 is a diagram of a pulse distributor designed to synchronize the operation of the entire device by forming four pulse sequences shifted relative to each other by a certain value Δt. The distributor consists of a decoder 3.1, a counter 3.2 and delay elements 3.3, 3.4, 3.5. The input of the pulse distributor is connected to the input of the decoder, from the output of which the signal is fed to the input of the counter. The counter output is connected to the input of the first delay element 3.3, the output of which is fed to the input of the second delay element 3.4, the output of which is connected to the input of the third delay element. The outputs of the counter, as well as the first, second and third delay elements are, respectively, the first, second, third and fourth outputs of the pulse distributor.

Коммутатор, показанный на фиг. 5, осуществляет коммутацию сигнала о номере зоны на вход соответствующего формирователя переменной поиска по сигналу управления, поступающему от блока 1, и принимающему значению "П" и "О". Коммутатор состоит из двух элементов И 5.1 и 5.2 и элемента НЕ 5.3, первые входы элементов И 5.1 и 5.2 соответственно соединены с входами "П" и "О" коммутатора, вторые - с тактовым входом коммутатора, вход управления коммутатора соединен с третьим входом элемента 5.1 и входом элемента НЕ 5.3, выход которого соединен с третьим входом элемента 5.2, выходы элементов И 5.1 и 5.2 являются соответственно выходами коммутатора "П" и "О". The switch shown in FIG. 5, the signal of the zone number is inputted to the input of the corresponding driver of the search variable by the control signal coming from block 1 and receiving the value "P" and "O". The switch consists of two elements And 5.1 and 5.2 and the element NOT 5.3, the first inputs of the elements And 5.1 and 5.2 are respectively connected to the inputs "P" and "O" of the switch, the second to the clock input of the switch, the control input of the switch is connected to the third input of element 5.1 and the input of the element NOT 5.3, the output of which is connected to the third input of the element 5.2, the outputs of the elements And 5.1 and 5.2 are respectively the outputs of the switch "P" and "O".

Формирователи переменной поиска 6 и 7 (фиг. 6) предназначены для построения приращений апостериорных интегральных функций распределения вероятностей нормального Fo(N) (блок 6) и отклоненного Fп(N) (блок 7) состояния трафика на N-м интервале наблюдения. Так как схемы формирователей 6 и 7 индентичны, то здесь показан только формирователь 6, который состоит из умножителя 6.1, первый и второй входы которого соединены соответственно с входами "Зона" и "Nmax" формирователя, а также из устройства 6.2 деления, на вход делителя которого подается результат умножения от умножителя 6.1, а вход делимого соединен с информационным входом формирователя. Выход устройства деления соединен с выходом формирователя.Shapers of the search variable 6 and 7 (Fig. 6) are intended for constructing increments of posterior integral probability distribution functions of the normal F o (N) (block 6) and the rejected F p (N) (block 7) traffic state on the Nth observation interval. Since the circuits of the shapers 6 and 7 are identical, only the shaper 6 is shown here, which consists of a multiplier 6.1, the first and second inputs of which are connected respectively to the inputs “Zone” and “N max ” of the shaper, as well as from the division device 6.2, to the input whose divider is fed the result of multiplication from the multiplier 6.1, and the input of the dividend is connected to the information input of the shaper. The output of the division device is connected to the output of the shaper.

Классификатор, показанный на фиг. 7, вырабатывает сигнал "П" или "О" на основе сравнения входной информации с пороговыми значениями и состоит из первого 13.1 и второго 13.2 компараторов, первого 13.3 и второго 13.4 ключей. Информационные входы компараторов 13.1 и 13.2 подключены одновременно к информационному входу классификатора, а их пороговые входы - соответственно к входам "Пклв" и "Пклн" классификатора. Выход ">" компаратора 13.1 соединен с информационным входом ключа 13.3, а выход "<" компаратора 13.2 - с информационным входом ключа 13.4. Управляющие входы ключей подключены одновременно к тактовому входу классификатора, их выходы являются соответственно выходами "П" и "О" классификатора.The classifier shown in FIG. 7, generates a signal "P" or "O" based on a comparison of the input information with threshold values and consists of the first 13.1 and second 13.2 comparators, the first 13.3 and second 13.4 keys. The information inputs of the comparators 13.1 and 13.2 are connected simultaneously to the information input of the classifier, and their threshold inputs are respectively connected to the inputs of the " class " and " class " of the classifier. The output ">" of the comparator 13.1 is connected to the information input of the key 13.3, and the output "<" of the comparator 13.2 is connected to the information input of the key 13.4. The control inputs of the keys are connected simultaneously to the clock input of the classifier, their outputs are respectively the outputs "P" and "O" of the classifier.

На фиг. 8 изображена схема регистра стратегии поиска, который формирует интервальное либо точечное значение порогов классификации в зависимости от того, является ли номер интервала поиска предельным, или нет. Он состоит из регистров 14.1, 14.2, компаратора 14.3, вычитателей 14.4 и 14.6, устройства деления на два 14.5, ключей 14.7, 14.8, 14.9, схем ИЛИ 14.10, 14.11. Информационный вход компаратора соединен с входом "Nтекщ", а его пороговый вход - с входом "Nmax" регистра стратегии поиска. Информационные входы регистров 14.1 и 14.2 соединены соответственно с входами "Пв" и "Пн" регистра стратегии поиска. Выход регистра 14.1 соединен одновременно с входами уменьшаемого вычитателей 14.4 и 14.6 и информационным входом ключа 14.7. Выход регистра 14.2 соединен одновременно с входом вычитаемого вычитателя 14.4 и информационным входом ключа 14.9. Выход вычитателя 14.4 соединен с устройством деления на два, выход которого соединен с входом вычитаемого вычитателя 14.6. Выход вычитателя 14.6 соединен с информационным входом ключа 14.8, управляющий вход которого соединен с выходом ">" компаратора. Выход компаратора "<" соединен одновременно с управляющими входами ключей 14.7 и 14.9, выходы которых подключены к первым входам схем ИЛИ соответственно 14.10 и 14.11. Вторые входы схем ИЛИ 14.10 и 14.11 объединены и подключены к выходу ключа 14.8, а их выходы являются соответственно выходами "Пклв" и Пклн" регистра стратегии поиска. Входы начальной установки обоих регистров подключены одновременно к входу "Сброс" регистра стратегии поиска.In FIG. 8 is a schematic diagram of a search strategy register that generates an interval or point value of classification thresholds depending on whether the number of the search interval is limiting or not. It consists of registers 14.1, 14.2, comparator 14.3, subtractors 14.4 and 14.6, a divider into two 14.5, keys 14.7, 14.8, 14.9, OR circuits 14.10, 14.11. The information input of the comparator is connected to the input "N current ", and its threshold input is connected to the input "N max " of the search strategy register. The information inputs of the registers 14.1 and 14.2 are connected respectively to the inputs "Pv" and "Mon" of the search strategy register. The output of the register 14.1 is connected simultaneously with the inputs of the reduced subtractors 14.4 and 14.6 and the information input of the key 14.7. The output of the register 14.2 is connected simultaneously with the input of the subtracted subtractor 14.4 and the information input of the key 14.9. The output of the subtractor 14.4 is connected to a divider by two, the output of which is connected to the input of the subtracted subtractor 14.6. The output of the subtractor 14.6 is connected to the information input of the key 14.8, the control input of which is connected to the output ">" of the comparator. The output of the comparator "<" is connected simultaneously with the control inputs of the keys 14.7 and 14.9, the outputs of which are connected to the first inputs of the OR circuits 14.10 and 14.11, respectively. The second inputs of the OR circuits 14.10 and 14.11 are combined and connected to the output of the key 14.8, and their outputs are respectively the outputs of the “ Cl key" and P cl "of the search strategy register. The inputs of the initial installation of both registers are connected simultaneously to the" Reset "input of the search strategy register .

Блок изменения пороговых сигналов (фиг. 9) предназначен для изменения значений пороговых сигналов в зависимости от времени суток и состоит из дешифратора 17.1, шифратора 17.2, регистра 17.3, сумматора 17.4 и вычитателя 17.5. Вход блока "Время" соединен с входом дешифратора, выход которого соединен с входом шифратора. Выход шифратора подключен одновременно к входу первого слагаемого сумматора и вычитаемого вычитателя. Информационный и тактовый входы регистра соединены соответственно с входом "Порог" и "Пуск" блока, а его выход подключен одновременно к входу второго слагаемого сумматора и уменьшаемого вычитателя. Выходы сумматора и вычитателя являются соответственно выходами "Пв" и "Пн" блока. The threshold signal change block (Fig. 9) is designed to change the threshold signal values depending on the time of day and consists of a decoder 17.1, encoder 17.2, register 17.3, adder 17.4 and subtractor 17.5. The input of the block "Time" is connected to the input of the decoder, the output of which is connected to the input of the encoder. The output of the encoder is connected simultaneously to the input of the first term of the adder and the subtracted subtractor. The information and clock inputs of the register are connected respectively to the input "Threshold" and "Start" of the block, and its output is connected simultaneously to the input of the second term of the adder and the reduced subtractor. The outputs of the adder and subtractor are respectively outputs "Pv" and "Mon" block.

Блоки и устройства, не раскрытые в данном описании, могут быть реализованы известными из литературы способами (схемами), возможные варианты построения которых приводятся ниже. Blocks and devices not disclosed in this description can be implemented by methods (circuits) known from the literature, the possible construction options of which are given below.

Счетчики: 4, 1.4, 1.5, 2.2, 3.2. Суммирующий счетчик по модулю k=2m образуется путем соединения m триггеров. В качестве примера на рис. 10.4а (Гольденберг Л. М. Импульсные и цифровые устройства. Учебник для ВУЗов. М.: Связь, 1973, с. 496) приведена схема, состоящая из четырех каскадно соединенных триггеров. В таблице 10.4 того же учебника показаны состояния триггеров в зависимости от числа входных импульсов. Если на входе m-разрядного счетчика, состоящего из m последовательно соединенных триггеров, появилось в течение некоторого интервала времени n импульсов, причем:
N = n2m + am2m-1 +am-12m-2 +...+ a120,
где
a1 (i=1,2,3,4...m) =

Figure 00000006

Дешифраторы: 1.1, 2.1, 3.1, 17.1. Дешифратор имеет n входов и N выходов и выполняет следующую функцию: каждому входному слову (n разрядному входу), т. е. комбинации единиц и нулей на входе, соответствует сигнал "1" на одном определенном выходе; обычно сигнал "1" появляется на той выходной шине, номер которой в двоичной форме совпадает с входным n разрядным кодом. Структура дешифратора на 3 входа и 23=8 выходов показана в (Гольденберг Л.М. Импульсные и цифровые устройства. Учебник для ВУЗов. М.: Связь 1973, с. 496) на рис. 10.12. Аналогичным образом строится дешифратор на n входов и 2n=N выходов.Counters: 4, 1.4, 1.5, 2.2, 3.2. The totalizer modulo k = 2 m is formed by connecting m triggers. As an example in fig. 10.4a (Goldenberg L. M. Pulse and digital devices. A textbook for high schools. M .: Communication, 1973, p. 496) a circuit is shown consisting of four cascade-connected triggers. Table 10.4 of the same textbook shows the state of the triggers depending on the number of input pulses. If at the input of an m-bit counter, consisting of m series-connected triggers, n pulses appeared during a certain time interval, moreover:
N = n2 m + a m 2 m-1 + a m-1 2 m-2 + ... + a 1 2 0 ,
Where
a 1 (i = 1,2,3,4 ... m) =
Figure 00000006

Decoders: 1.1, 2.1, 3.1, 17.1. The decoder has n inputs and N outputs and performs the following function: each input word (n bit input), that is, a combination of ones and zeros at the input, corresponds to a signal “1” at one specific output; usually the signal "1" appears on the output bus whose number in binary form matches the input n bit code. The structure of the decoder for 3 inputs and 2 3 = 8 outputs is shown in (Goldenberg L.M. Pulse and digital devices. Textbook for universities. M .: Communication 1973, p. 496) in Fig. 10.12. In the same way, a decoder for n inputs and 2 n = N outputs is constructed.

Шифраторы: 1.2, 1.3, 2.3. . .2.6, 17.2. Шифратор на N входов строится аналогично показанному в (Сикарев А.А., Лебедев О.Н. Микроэлектронные устройства формирования и обработки сложных сигналов. М.: Радио и связь, 1983, с. 216) на рис. 43, с. 49 шифратору на 10 входов и 4 выхода с использованием табл. 15 на с. 48. Причем число выходов n шифратора равно:

Figure 00000007
,
где
Figure 00000008
- наименьшее целое, не меньшее чем X.Encryptors: 1.2, 1.3, 2.3. . .2.6, 17.2. The encoder for N inputs is constructed similarly to that shown in (Sikarev A.A., Lebedev O.N. Microelectronic devices for generating and processing complex signals. M: Radio and communication, 1983, p. 216) in Fig. 43, p. 49 encoder for 10 inputs and 4 outputs using the table. 15 p. 48. Moreover, the number of outputs n of the encoder is:
Figure 00000007
,
Where
Figure 00000008
is the smallest integer not less than X.

Элементы задержки: 3.3...3.5. Являются линиями задержки (ЛЗ). Сигнал на выходе линии задержки воспроизводится с некоторой задержкой на определенный период времени t3. ЛЗ может быть построена путем последовательного соединения одновходовых схем ИЛИ, каждая из которых для определенного базиса (серии микросхем) имеет t3i. Тогда

Figure 00000009
.Delay Elements: 3.3 ... 3.5. They are delay lines (LZ). The signal at the output of the delay line is reproduced with a certain delay for a certain period of time t 3 . A LZ can be constructed by connecting one-input OR circuits in series, each of which has t 3i for a certain basis (a series of microcircuits). Then
Figure 00000009
.

Другая возможная реализация показана в (Гольденберг Л.М. Импульсные и цифровые устройства. Учебник для ВУЗов. М.: Связь., 1973, с. 496) на рис. 1.27. Another possible implementation is shown in (Goldenberg L.M. Pulse and digital devices. Textbook for high schools. M .: Communication., 1973, p. 496) in Fig. 1.27.

Компараторы: 2.10. . .2.11, 13.1, 13.2, 14.3. Компаратор выполняет операцию сравнения двух n разрядных чисел A и B и формирует на одном из трех выходов (A<B, A>B, A=B) сигнал "1"; число входов компаратора равно 2n. При сравнении двухразрядных чисел компаратор строится на основе табл. 2.10 на с. 51 (Лебедев О. Н., Сидоров А.М. Импульсные и цифровые устройства. Цифровые узлы и их проектирование на микросхемах. Л.: ВАС, 1980, с.128) и реализован на рис. 2.33 (с. 52). Так как схемы сравнения обладают свойством наращиваемости, то компаратор для сравнения двух n-разрядных чисел строится по аналогии с табл. 2.11, рис. 2.35, с. 53-54, до требуемой величины n. Comparators: 2.10. . .2.11, 13.1, 13.2, 14.3. The comparator performs the operation of comparing two n bit numbers A and B and generates a signal “1” at one of the three outputs (A <B, A> B, A = B); the number of comparator inputs is 2n. When comparing two-digit numbers, the comparator is based on the table. 2.10 on p. 51 (O. Lebedev, A. M. Sidorov. Pulse and digital devices. Digital nodes and their design on microcircuits. L .: VAS, 1980, p.128) and is implemented in Fig. 2.33 (p. 52). Since comparison schemes have the property of scalability, the comparator for comparing two n-bit numbers is constructed by analogy with Table. 2.11, fig. 2.35, p. 53-54, to the desired value of n.

Регистры 14.1, 14.2, 17.3 и блоки памяти 10, 11 являются регистрами параллельного действия. Построение таких регистров из n входов и n выходов показано в (Шляпоберский В.И. Основы техники передачи дискретных сообщений. М. : Связь, 1973, с. 480) на рис. 3.1, с. 106. Указанные регистры используются также в качестве блоков памяти, хранящих один элемент (операнд) в течение одного интервала анализа. Registers 14.1, 14.2, 17.3 and memory blocks 10, 11 are registers of parallel action. The construction of such registers from n inputs and n outputs is shown in (Shlyapobersky V.I. Fundamentals of Discrete Message Transmission. M.: Communication, 1973, p. 480) in Fig. 3.1, p. 106. The indicated registers are also used as memory blocks storing one element (operand) during one analysis interval.

Сумматор 17.4 и суммирующие счетчики 8,9 являются арифметическими сумматорами. Сумматор (параллельный) строится аналогично рис. 14.17, с.377 (Основы импульсной и цифровой техники. Учебное пособие для ВУЗов. М.: Советское радио, 1975, с. 440), где полусумматор показан на рис. 14.13, а полный сумматор - рис. 14.14. The adder 17.4 and the totalizing counters 8.9 are arithmetic adders. The adder (parallel) is constructed similarly to Fig. 14.17, p.377 (Fundamentals of pulsed and digital technology. Textbook for high schools. M .: Soviet radio, 1975, p. 440), where the half-adder is shown in Fig. 14.13, and the full adder - Fig. 14.14.

Вычитатели: 2.7. ..2.9, 14.4, 14.6, 17.5. Вычитатель строится на основе сумматора, на один вход которого подается уменьшаемое, на другой - дополнение до единицы вычитаемого (отрицание вычитаемого - через схему НЕ - поразрядно складывается по модулю два с единицей). Subtractors: 2.7. ..2.9, 14.4, 14.6, 17.5. The subtractor is built on the basis of the adder, on one input of which a decremented signal is supplied, on the other - an addition to the unit of the deductible (the negation of the deductible - through the NOT circuit - is added bitwise modulo two with unity).

Ключи: 2.12...2.14, 13.3, 13.4, 14.7, 14.8, 14.9. Ключ, в общем случае, строится в виде мультиплексора, принцип построения которого описан в (Лебедев О.Н., Сидоров А.М. Импульсные и цифровые устройства. Цифровые узлы и их проектирование на микросхемах. Л.: ВАС, 1980, с. 128) с.54. Реализация мультиплексора на 8 каналов, управляемых 3-элементным кодом, показана на рис. 2.36, с. 55 (построена на основе табл. 2.12, с.54). При одноразрядном управляющем входе мультиплексор вырождается в простейший ключ, который чаще всего реализуется n-входовыми схемами И. Keys: 2.12 ... 2.14, 13.3, 13.4, 14.7, 14.8, 14.9. The key, in the general case, is built in the form of a multiplexer, the construction principle of which is described in (Lebedev, O.N., Sidorov, A.M., Pulse and Digital Devices. Digital Nodes and Their Design on Microcircuits. L .: VAS, 1980, p. 128) p. 54. The implementation of a multiplexer for 8 channels controlled by a 3-element code is shown in Fig. 2.36, p. 55 (built on the basis of table 2.12, p. 54). With a single-bit control input, the multiplexer degenerates into the simplest key, which is most often implemented by n-input circuits I.

Устройства деления: 12, 2.16, 2.17, 6.2. Устройство деления двух n-разрядных двоичных чисел строится на основе алгоритма деления без восстановления остатка, описанного в (Бочаров К.П., Немшилов Н.Н., Петров Е.И., Сулин Л.И. Вычислительные комплексы автоматизированных систем управления. Л.: ВАС, 1984, с.368), с.88-90, рис. 3.24 (а). Схема устройства деления представлена на с. 89, рис. 3.24 (б). Результат деления - n-разрядное двоичное число. В случае, когда разрядность поступающих на вход устройства деления чисел разная, за n принимаем большую разрядность. Число с меньшей разрядностью представляем n-разрядным, добавлением в старшие разряды нулей. Division devices: 12, 2.16, 2.17, 6.2. The division device for two n-bit binary numbers is based on the division algorithm without restoring the remainder described in (Bocharov K.P., Nemshilov N.N., Petrov E.I., Sulin L.I. Computational complexes of automated control systems. L .: YOU, 1984, p. 368), pp. 88-90, fig. 3.24 (a). The scheme of the division device is presented on p. 89, fig. 3.24 (b). The result of division is an n-bit binary number. In the case when the bit depth of the numbers dividing the input device is different, for n we take a larger bit depth. A number with a lower bit capacity is represented as n-bit, adding zeros to the upper digits.

Устройство деления на два для двоичных чисел реализуется считыванием операнда с выхода предыдущего устройства без старшего разряда, что и является эквивалентом его деления на два. A device for dividing by two for binary numbers is implemented by reading the operand from the output of the previous device without a high order, which is the equivalent of dividing it by two.

Умножитель: 6.1. Умножитель двух n-разрядных двоичных чисел возможно реализовать на основе одной из четырех приведенных в (Бочаров К.П., Немшилов Н. Н. , Петров Е.И., Сулин Л.И. Вычислительные комплексы автоматизированных систем управления. Л. : ВАС, 1984, с.386) на с. 68-69, рис. 3.19, базовых схем умножения, которые описаны на с. 65-71. Результат умножения - 2n-разрядное двоичное число. В случае, когда разрядность перемножаемых чисел разная, за n принимаем большую разрядность. Число с меньшей разрядностью представляем n-разрядным, добавлением в старшие разряды нулей. Multiplier: 6.1. The multiplier of two n-bit binary numbers can be implemented on the basis of one of the four given in (Bocharov K.P., Nemshilov N.N., Petrov E.I., Sulin L.I. Computational complexes of automated control systems. L.: VAS , 1984, p. 386) on p. 68-69, fig. 3.19, the basic multiplication schemes, which are described on p. 65-71. The result of the multiplication is a 2n-bit binary number. In the case when the bit capacity of the multiplied numbers is different, for n we take a large bit capacity. A number with a lower bit capacity is represented as n-bit, adding zeros to the upper digits.

Формирователь сигналов сброса представляет собой схему объединения сигналов "П" и "О", а также их усиления и согласования с последующими блоками. Может быть выполнен в виде двухвходовой схемы ИЛИ с повышенной нагрузочной способностью. The reset signal generator is a circuit for combining the “P” and “O” signals, as well as their amplification and matching with subsequent blocks. It can be made in the form of a two-input OR circuit with increased load capacity.

Устройство поиска информации работает следующим образом. The information retrieval device operates as follows.

Для минимизации объема выборки применяется последовательная процедура выбора решения. При этом размер выборки не фиксируется, а ограничивается в процессе работы в зависимости от результата предшествующих наблюдений. Процедура принятия решения становится многошаговой. Вначале наблюдается одно значение случайной величины и по заранее установленному правилу либо прекращается наблюдение и принимается решение, либо наблюдение продолжается. Если правило предписывает отказ от решения, то оценивают следующую выборку. Испытание заканчивается на той же выборке, на основании которой наблюдение в соответствии с правилом остановки прекращается и принимается решение (В.В. Поповский. Математическое моделирование сложных систем. Л., ВАС, 1990). To minimize the sample size, a consistent decision selection procedure is used. At the same time, the sample size is not fixed, but limited in the process, depending on the result of previous observations. The decision-making process becomes multi-step. First, one value of a random variable is observed, and according to a predetermined rule, either the observation is terminated and a decision is made, or the observation continues. If the rule prescribes a rejection of the decision, then evaluate the next sample. The test ends on the same sample, on the basis of which the observation in accordance with the stopping rule is stopped and a decision is made (VV Popovsky. Mathematical modeling of complex systems. L., VAS, 1990).

При использовании последовательного правила момент остановки процесса наблюдения является случайным, следовательно, размер выборки, при которой выносится окончательное решение, является величиной случайной. В конкретном случае размер выборки может оказаться чрезмерно большим и последовательная процедура более длительной, чем непоследовательная. When using a sequential rule, the stopping time of the observation process is random, therefore, the sample size at which the final decision is made is random. In a particular case, the sample size may turn out to be excessively large and the sequential procedure is longer than inconsistent.

Для устранения этого недостатка в предлагаемом устройстве применяется усеченная последовательная процедура, при которой максимальный объем выборки ограничивается некоторым числом Nmax. При такой процедуре для всех N<Nmax устанавливаются, как и для неусеченного правила, интервальные значения порогов, с которыми сравнивается отношение правдоподобия. Если размер анализируемой выборки достигает Nmax, то устанавливаются точечные значения порогов, при которых в любом случае принимается решение, и цикл наблюдения повторяется. В свою очередь, значения порогов изменяются в зависимости от времени суток, поскольку этот фактор определяет количественные показатели входного трафика. Варьирование пороговыми значениями сокращает время принятия решения при обеспечении заданных требований по вероятности ложной тревоги (α) и пропуска сигнала (β).To eliminate this drawback, the proposed device uses a truncated sequential procedure in which the maximum sample size is limited to a certain number N max . With this procedure, for all N <N max , the interval values of thresholds with which the likelihood ratio is compared are established, as for the un-truncated rule. If the size of the analyzed sample reaches N max , then the point values of the thresholds are set at which a decision is made in any case, and the observation cycle is repeated. In turn, the threshold values change depending on the time of day, since this factor determines the quantitative indicators of the input traffic. Varying with thresholds reduces the time it takes to make a decision while meeting specified requirements for the probability of false alarm (α) and signal skipping (β).

Как уже отмечалось выше, состояние обстановки оценивается по интенсивности входного трафика на N+1 интервале наблюдения, которая определяется через интенсивность поступления комбинаций КНС. Степень интенсивности представляет собой информационный массив, разделенный на два класса "П" и "О", соответствующие оценкам "Присутствует" и "Отсутствует". Описанием класса состояний "П" является Fп(N) - эмпирическая интегральная функция распределения выборочных значений коэффициента разброса Kj, предшествующих оценкам "П"N+1. Описанием класса "0" является функция F0(N), построенная по значениям Kj, предшествующим оценкам "0"N+1.As noted above, the state of the situation is estimated by the intensity of the input traffic on the N + 1 observation interval, which is determined through the intensity of the arrival of the SSC combinations. The degree of intensity is an informational array, divided into two classes “P” and “O”, corresponding to the estimates “Present” and “Absent”. The description of the class of states “P” is F p (N) - the empirical integral distribution function of the sample values of the spread coefficient K j prior to the estimates of “P” N + 1 . The description of the class "0" is the function F 0 (N), built on the values of K j previous estimates "0" N + 1 .

Данными для статистических выводов являются случайные значения коэффициента разброса Kj, измеренные на некоторых интервалах времени tN, где 1 < N < Nmax (Э. Мушик, П. Мюллер. Методы принятия технических решений. М.: Мир, 1990).The data for statistical conclusions are random values of the coefficient of scatter K j measured at some time intervals t N , where 1 <N <N max (E. Mushik, P. Muller. Methods for making technical decisions. M: Mir, 1990).

Задача анализа выборки сводится к усеченной последовательной процедуре принятия решения, при которой после каждого наблюдаемого интервала времени tN вычисляется отношение правдоподобия:

Figure 00000010

и величина L(N) сравнивается с нижним и верхним порогами классификации:
Figure 00000011

где
α и β - заданные вероятности ложной тревоги и пропуска сигнала соответственно.The task of sample analysis is reduced to a truncated sequential decision-making procedure in which, after each observed time interval t N , the likelihood ratio is calculated:
Figure 00000010

and the value of L (N) is compared with the lower and upper thresholds of classification:
Figure 00000011

Where
α and β are the given probabilities of false alarm and signal skipping, respectively.

Входной информационный поток поступает на информационные входы формирователя 1 сигналов текущей оценки и дискриминатора 2 зон значений оценки. The input information stream enters the information inputs of the shaper 1 of the signals of the current rating and the discriminator of 2 zones of the evaluation values.

В формирователе 1 (фиг.2) сигнал текущего времени суток с входа "Время" формирователя в виде кода времени поступает на вход дешифратора 1.1 и затем на шифраторы 1.2 и 1.3, которые формируют сигналы, соответствующие верхней и нижней границам диапазона поиска. Этими сигналами изменяются коэффициенты пересчета счетчиков 1.4 и 1.5 в соответствии с законом изменения интенсивности поступления КНС от времени суток, При превышении отклонения числа КНС от среднего значения в верхнюю или нижнюю сторону больше порогового на выходе соответствующего счетчика (1.4 или 1.5) формируется сигнал "П", в других случаях вырабатывается сигнал "О". В начале каждого интервала анализа осуществляется начальная установка счетчиков сигналом, поступающим с входа синхронизации формирователя. In shaper 1 (Fig. 2), the signal of the current time of day from the “Time” input of the shaper is sent in the form of a time code to the input of decoder 1.1 and then to encoders 1.2 and 1.3, which generate signals corresponding to the upper and lower boundaries of the search range. These signals change the conversion factors of the counters 1.4 and 1.5 in accordance with the law of change in the intensity of the supply of SPS from the time of day. When the deviation of the number of SPS from the average value to the upper or lower side is greater than the threshold at the output of the corresponding counter (1.4 or 1.5), the signal "P" is generated , in other cases, the signal "O" is generated. At the beginning of each analysis interval, the counters are initially set up with a signal from the shaper synchronization input.

В дискриминаторе зон значений оценки (фиг. 3) входной поток КНС подсчитывается счетчиком 2.2 за интервал времени, определяемый периодом тактируемой последовательности. Полученное значение числа КНС - SКНС сравнивается на компараторах 2.10 и 2.11 с верхним и нижним пороговыми значениями - SПВ и SПН, которые определяют области значений, соответствующих состояниям обстановки "П" и "О": область состояния "О" находится между верхним и нижним порогами, а область "П" - ниже нижнего порога и выше верхнего порога. SПВ формируется дешифратором и шифратором 2.3, а SПН - дешифратором и шифратором 2.4. SКНС сравнивается на компараторе 2.10 с SПВ, а на компараторе 2.11 - с SПН. Выход ">" компаратора 2.10 управляет ключом 2.12, а выход "<" компаратора 2.11 - ключом 2.14. На информационный вход ключа 2.12 поступает разность значений SКНС - SПВ с вычитателя 2.7, а на информационный вход ключа 2.12 - разность SПН - SКНС, что определяет область состояний обстановки "П". Ключ 2.13 управляется одновременно по двум входам (логическая функция И): с выхода "<" компаратора 2.10 и с выхода ">" компаратора 2.11. На информационный вход этого ключа поступает разность SПВ - SКНС, что определяет область состояния обстановки "О". Шифраторы 2.5 и 2.6 вместе с дешифратором 2.1 формируют ширину зоны оценки для областей соответственно "П" и "О", выражаемых числом КНС - SКНСП и SКНСО. Эти значения являются делителем в устройствах деления соответственно 2.17 и 2.16, делимым для которых являются разности соответственно SКНС - SПВ или SПН - SКНС и SПВ - SКНС. После операции деления номер зоны, соответствующий более точной оценке состояния обстановки, по сравнению с оценкой, получаемой в формирователе сигналов текущей оценки, появляется на выходе дискриминатора.In the discriminator of the zones of the evaluation values (Fig. 3), the SSC input stream is counted by a 2.2 counter for the time interval determined by the period of the clocked sequence. The obtained value of the number of KNS - S KNS is compared on comparators 2.10 and 2.11 with the upper and lower threshold values - S PV and S PN , which determine the range of values corresponding to the conditions of the situation "P" and "O": the state region "O" is between the upper and lower thresholds, and the “P” region is below the lower threshold and above the upper threshold. S PV is formed by the decoder and encoder 2.3, and S PN - by the decoder and encoder 2.4. S KNS is compared on comparator 2.10 with S PV , and on comparator 2.11 - with S MON . The output ">" of the comparator 2.10 controls the key 2.12, and the output "<" of the comparator 2.11 controls the key 2.14. 2.12 An information key is input difference values S CND - S MF from subtractor 2.7, and the information input key 2.12 - Mo difference S - S CND, which defines the environment conditions "P". The key 2.13 is controlled simultaneously by two inputs (logical function AND): from the output "<" of the comparator 2.10 and from the output ">" of the comparator 2.11. The information input of this key receives the difference S PV - S KNS , which determines the area of the state of the situation "O". The encoders 2.5 and 2.6, together with the decoder 2.1, form the width of the estimation zone for the areas “P” and “O”, respectively, expressed by the number of KNS - S KNS P and S KNS O. These values are a divisor in division devices 2.17 and 2.16, respectively, divisible by are the differences, respectively, S KNS - S PV or S PN - S KNS and S PV - S KNS . After the division operation, the zone number corresponding to a more accurate assessment of the state of the situation, in comparison with the estimate obtained in the signal conditioner of the current assessment, appears at the output of the discriminator.

Счетчик 4 временных интервалов (фиг. 1) осуществляет подсчет количества наблюдаемых интервалов времени и выдает комбинацию о номере временного интервала на регистр 14 стратегии поиска. Коммутатор 5, в соответствии с поступающим на него сигналом управления от формирователя 1, обеспечивает подключение сигнала о номере зоны состояния "П" или "О" соответственно на вход формирователя переменной поиска 6 или 7, где на основе сигнала о номере зоны Kj (1 < j < m), наибольшего номера зоны Km и максимального числа наблюдений Nmax производится построение приращений Fп(N) или Fо(N) эмпирических интегральных функций распределения вероятностей отклоненного и нормального состояния трафика на N-м интервале наблюдения:

Figure 00000012

В суммирующих счетчиках 8 и 9 производится сложение значений приращений Fп(N) и Fо(N) с соответствующими значениями эмпирической интегральной функции распределения, вычисленной за N-1 временной интервал Fп(N-1) и Fо(N-1), которые поступают с выходов блоков памяти 10 и 11:
Fп(N) = Fп(N-1) + Fп(N);
Fо(N) = Fо(N-1) + Fо(N).The counter 4 time intervals (Fig. 1) calculates the number of observed time intervals and provides a combination of the number of time intervals on the register 14 of the search strategy. The switch 5, in accordance with the control signal received from the driver 1, connects the signal about the status zone number "P" or "O", respectively, to the input of the search variable driver 6 or 7, where based on the signal about the zone number K j (1 <j <m), the largest zone number K m and the maximum number of observations N max , the increments F p (N) or F о (N) of the empirical integral probability distribution functions of the deviated and normal traffic state are constructed on the Nth observation interval:
Figure 00000012

In the summing counters 8 and 9, the increment values F p (N) and F о (N) are added together with the corresponding values of the empirical integral distribution function calculated over the N-1 time interval F p (N-1) and F о (N-1 ) that come from the outputs of memory blocks 10 and 11:
F p (N) = F p (N-1) + F p (N);
F o (N) = F o (N-1) + F o (N).

Значения Fп(N) и Fо(N) поступают на входы блока деления 12 и на запись в первый 10 и второй 11 блоки памяти. Блок деления 12 осуществляет операцию арифметического деления

Figure 00000013

и выдачу отношения правдоподобия на вход классификатора 13.The values of F p (N) and F about (N) are fed to the inputs of the division unit 12 and are recorded in the first 10 and second 11 memory blocks. The division unit 12 performs the operation of arithmetic division
Figure 00000013

and issuing a likelihood ratio to the input of the classifier 13.

При значении входного сигнала классификатора (фиг. 7) меньше нижнего порога (Пклн) компаратора 13.2 на его выходе "<" формируется высокий потенциал, открывающий ключ 13.4, что соответствует состоянию обстановки "О". При значении входного операнда классификатора больше верхнего порога (Пклв) компаратора 13.1 на его выходе ">" формируется высокий потенциал, открывающий ключ 13.3, что соответствует состоянию обстановки "П". Промежуточные значения операнда на входе классификатора не приводят к выработке решения до тех пор, пока стратегия поиска сохраняется двухпороговой. При усечении процедуры поиска (при достижении предельного значения номера интервала поиска) пороги "сливаются", что в любом случае приводит к выработке решения о состоянии обстановки.When the value of the input signal of the classifier (Fig. 7) is less than the lower threshold (P kln ) of the comparator 13.2, a high potential is formed at its output “<”, opening the key 13.4, which corresponds to the state of the situation “O”. When the value of the input operand of the classifier is greater than the upper threshold (P cl in) of the comparator 13.1, a high potential is formed at its output ">", which opens the key 13.3, which corresponds to the state of the situation "P". Intermediate values of the operand at the input of the classifier do not lead to the development of a solution as long as the search strategy remains two-threshold. When the search procedure is truncated (when the limit value of the search interval number is reached), the thresholds “merge”, which in any case leads to a decision on the state of the situation.

Изменение стратегии поиска, осуществляемое регистром 14 (фиг. 8), производится следующим образом. Значения порогов "Пв" и "Пн" с входа регистра стратегии поиска поступают соответственно на входы регистров 14.1 и 14.2, которые затем при значении номера текущего интервала поиска, меньшем предельно допустимого (Nтекщ < Nmax), подаются на соответствующие выходы регистра стратегии поиска через открытые ключи 14.7 и 14.9, а также схемы ИЛИ 14.10 и 14.11 в качестве значений порогов классификации "Пклв" и "Пклн". Такое состояние соответствует интервальному значению порога поиска, что необходимо для реализации процедуры поиска по критерию Вальда. При Nтекщ ≥ Nmax на выходе "<" компаратора устанавливается низкий потенциал, закрывающий ключи 14.7 и 14.8, а на выходе "≥" - высокий, открывающий ключ 14.8. При этом полученное на выходе вычитателя 14.4 значение разности порогов делится устройством деления 14.5 на два и, после его вычитания от значения верхнего порога в вычитателе 14.6, становится равным среднему значению между верхним и нижним порогами. Это значение через открытый ключ 14.8 поступает одновременно на оба выхода регистра стратегии поиска через схемы ИЛИ 14.10 и 14.11, что эквивалентно формированию точечного значения порога поиска. Инициализация регистра стратегии поиска осуществляется установкой всех регистров в начальное состояние сигналом "Сброс", поступающим с его одноименного входа.Change the search strategy carried out by the register 14 (Fig. 8), as follows. The thresholds “Pv” and “Mon” from the input of the search strategy register are respectively sent to the inputs of the registers 14.1 and 14.2, which then, when the value of the number of the current search interval is less than the maximum allowable (N current <N max ), are fed to the corresponding outputs of the search strategy register through the public keys 14.7 and 14.9, as well as OR circuits 14.10 and 14.11 as the values of the classification thresholds “P cl in” and “P cl n”. This state corresponds to the interval value of the search threshold, which is necessary for the implementation of the search procedure according to the Wald criterion. With N current ≥ N max , the low potential closes the keys 14.7 and 14.8 at the output of the <<comparator, and the high open key 14.8 closes at the output ≥. In this case, the threshold difference value obtained at the output of the subtractor 14.4 is divided by a division device 14.5 into two and, after subtracting it from the value of the upper threshold in the subtractor 14.6, it becomes equal to the average value between the upper and lower thresholds. This value through the public key 14.8 is supplied simultaneously to both outputs of the search strategy register through the OR circuits 14.10 and 14.11, which is equivalent to the formation of the point value of the search threshold. Initialization of the register of the search strategy is carried out by setting all the registers to the initial state with the "Reset" signal coming from its input of the same name.

Адаптация значений порогов поиска ко времени суток осуществляется в блоке 17 (фиг. 9). Код текущего времени, поступающий на его вход с таймера 18, с входа "Время" блока поступает на дешифратор и затем на шифратор, которые формируют сигнал, отображающий закон изменения интенсивности входного трафика, необходимый для управления зависимостью значений порогов от времени суток. С поступлением сигнала "Пуск" значение порога записывается в регистр 17.3 и одновременно появляется на его выходе в качестве вторых операндов сумматора 17.4 и вычитателя 17.5. Сигнал с дешифратора, пропорциональный девиации порогов, суммируется со средним значением порога в сумматоре 17.4 и вычитается от него в вычитателе 17.5. В результате на выходах блока формируются верхнее и нижнее значения порогов, зависящие от времени суток. Среднее значение порога является статистической априорной величиной и задается записью в регистр соответствующего значения с входа блока "Порог". The adaptation of the search thresholds to the time of day is carried out in block 17 (Fig. 9). The current time code arriving at its input from timer 18, from the “Time” input of the block, is sent to the decoder and then to the encoder, which form a signal that displays the law of change in the intensity of the input traffic necessary to control the dependence of the threshold values on the time of day. With the arrival of the "Start" signal, the threshold value is recorded in the register 17.3 and simultaneously appears on its output as the second operands of the adder 17.4 and subtractor 17.5. The signal from the decoder, proportional to the deviation of the thresholds, is added to the average threshold value in the adder 17.4 and subtracted from it in the subtractor 17.5. As a result, the upper and lower threshold values are formed at the block outputs, depending on the time of day. The average threshold value is a statistical a priori value and is set by writing to the register the corresponding value from the input of the Threshold block.

Сигнал с выхода классификатора 13 подается на вход блока индикации 16 и формирователя сигналов сброса 15, с выхода которого сигнал "Сброс" подается на сброс счетчика 4, первый 10 и второй 11 блоки памяти, а также регистр 14 для перевода их в исходное состояние. The signal from the output of the classifier 13 is fed to the input of the display unit 16 and the shaper of the reset signals 15, from the output of which the signal "Reset" is sent to reset the counter 4, the first 10 and second 11 memory blocks, as well as register 14 to reset them.

Все блоки, устройства и элементы, обрабатывающие информационный сигнал, а также линии, их соединяющие, должны иметь разрядность, соответствующую разрядности входных операндов и точности их преобразований. All blocks, devices and elements that process the information signal, as well as the lines connecting them, must have a bit width corresponding to the bit width of the input operands and the accuracy of their transformations.

Оценка повышения оперативности поиска информации в предлагаемом устройстве проведена следующим образом. Evaluation of improving the efficiency of information retrieval in the proposed device was carried out as follows.

Отметим, что при Kтр → min целесообразно μ → μmax (при условии

Figure 00000014
для минимизации Ттр. Указанное характеризует физический смысл формул (2) и (9).Note that for K mp → min it is advisable μ → μ max (provided
Figure 00000014
to minimize T Tr . The above characterizes the physical meaning of formulas (2) and (9).

Дихотомический метод (используемый в прототипе). Dichotomous method (used in the prototype).

1. Ктр. = r • Коб., где r - коэффициент плотности (r ≥ 1).1. To tr. = r • K about. where r is the density coefficient (r ≥ 1).

Sтр.= Kтр.•μ;S = Kоб.•μ _→ Sтр.= r•Kоб.•μтр.
Так как для исключения пропуска или ложной тревоги должно выполняться условие: μтр.≤ μ/2 , то:

Figure 00000015

Figure 00000016

где Ттр.дих. _→ требуемое время поиска искомых блоков.S tr = K Tr. • μ; S = K vol. • μ _ → S tr. = r • K vol. • μ tr.
Since in order to exclude skipping or false alarm, the condition must be met: μ tr. ≤ μ / 2, then:
Figure 00000015

Figure 00000016

where T tr. _ → the required time to search for the desired blocks.

В общем случае соотношение Тдих. и Ттр.дих. оценивается:

Figure 00000017

Проведя упрощения и взяв антилогарифм в выражении (5), получаем (М.Я. Выгодский. Справочник по элементарной математике. М.: Наука, 1964):
Figure 00000018

Полагаем S = 106.In the general case, the ratio T dich. and T tr. estimated:
Figure 00000017

After simplifying and taking the antilogarithm in expression (5), we obtain (M.Ya. Vygodsky. Handbook of elementary mathematics. M: Nauka, 1964):
Figure 00000018

We set S = 10 6 .

Оценим соотношение Тдих. и Ттр.дих. при Ктр. = (0,15 - 0,25).Let us estimate the ratio T dich. and T tr. at K Tr. = (0.15 - 0.25).

Figure 00000019

Проведя упрощения и взяв антилогарифм в выражении (6), получим:
ΔTдих.max= Tдих./Tтр.дих.= 1,0528.
Т.е.: 1,0528 < ΔTдих.max< 1,0955
II. В нашем случае:
Figure 00000020

Последовательный метод, реализованный в предлагаемом устройстве, оценивается следующим образом.
Figure 00000019

Having simplified and taking the antilogarithm in the expression (6), we obtain:
ΔT dich.max = T dich. / T tr. = 1.0528.
That is: 1.0528 <ΔT dich.max <1,0955
II. In our case:
Figure 00000020

The sequential method implemented in the proposed device is evaluated as follows.

Figure 00000021

III. Ктр. = (0,15 - 0,25) • Коб..
Figure 00000021

III. To tr. = (0.15 - 0.25) • To about. .

Figure 00000022

Проведем оценку соотношения Тпосл. и Ттр.посл. аналогично пункту (I).
Figure 00000022

Let us evaluate the ratio of T last. and T tr. after similar to paragraph (I).

Figure 00000023

Т.е.: 2,00 < ΔTпосл.max< 3,33
IV. Пусть Ктр. = (0,80 - 0,90) • Коб.
Проведем оценку соотношения Тпосл. и Ттр.посл. аналогично пункту (II).
Figure 00000023

I.e.: 2.00 <ΔT last.max <3.33
IV. Let K tr. = (0.80 - 0.90) • To about.
Let us evaluate the ratio of T last. and T tr. after similar to paragraph (II).

Figure 00000024

Т.е.: 0,556 < ΔTпосл.min< 0,625
Сравним попарно полученные результаты.
Figure 00000024

I.e.: 0.556 <ΔT last min <0.625
Compare the results obtained in pairs.

Для Ктр. = (0,15 = 0,25) • Коб.

Figure 00000025

Иллюстрации приведены на фиг. 10.For K tr. = (0.15 = 0.25) • To about.
Figure 00000025

The illustrations are shown in FIG. ten.

Для Ктр. = (0,8 - 0,9) • Коб.

Figure 00000026

Иллюстрации приведены на фиг. 11,
где:
Graph D - гистограмма для дихотомического метода;
Graph P - гистограмма для последовательного метода.For K tr. = (0.8 - 0.9) • To about.
Figure 00000026

The illustrations are shown in FIG. eleven,
Where:
Graph D - a histogram for the dichotomous method;
Graph P is a histogram for a sequential method.

Таким образом, полученные результаты позволяют сделать вывод о том, что при Kтр._→ Kоб. целесообразно использовать последовательный метод поиска информации как альтернативу дихотомическому, так как временной выигрыш первого метода по сравнению со вторым может составлять до 35 - 40%. Предлагаемое устройство, в котором для поиска информации в массиве и ее оценки используется совокупность новых блоков и последовательная процедура с ограничениями по критерию Вальда, обеспечивает достижение поставленной цели.Thus, the results allow us to conclude that at K Tr. _ → K about. it is advisable to use the sequential method of searching for information as an alternative to the dichotomous one, since the time gain of the first method compared to the second can be up to 35 - 40%. The proposed device, in which a set of new blocks and a sequential procedure with restrictions by the Wald criterion are used to search for information in the array and evaluate it, ensures the achievement of the goal.

Claims (5)

1. Устройство поиска информации, содержащее распределитель импульсов, первые формирователь переменной поиска, суммирующий счетчик и блок памяти, а также регистр стратегии поиска, отличающееся тем, что дополнительно введены вторые формирователь переменной поиска, суммирующий счетчик и блок памяти, формирователь сигналов текущей оценки, дискриминатор зон значений оценки, счетчик временных интервалов, коммутатор, блок деления, классификатор, блок изменения пороговых сигналов, таймер текущих суток, блок индикации и формирователь сигналов сброса, информационные входы формирователя сигналов текущей оценки и дискриминатора зон значений оценки объединены и являются информационным входом устройства, первый выход распределителя импульсов подключен одновременно к входам синхронизации формирователя сигналов текущей оценки и дискриминатора зон значений оценки, а также к тактовому входу счетчика временных интервалов, а второй, третий и четвертый выходы распределителя импульсов подключены соответственно к тактовым входам коммутатора, первого и второго блоков памяти и классификатора, выход таймера текущих суток подключен одновременно к входам "Время" распределителя импульсов, формирователя сигналов текущей оценки, дискриминатора зон значений оценки и блока изменения пороговых сигналов, выходы значений порогов поиска которого "Пв" и "Пн" подключены к одноименным входам регистра стратегии поиска, выходы значений верхнего и нижнего порогов классификации которого "Пклв" и "Пклн" подключены к соответствующим входам классификатора, у которого выходы "П" и "О" подключены одновременно к соответствующим входам блоков индикации и формирователя сигналов сброса, выход которого подключен одновременно к входам "Сброс" первого и второго блоков памяти, счетчика временных интервалов и регистра стратегии поиска, вход "Nтекщ" которого соединен с выходом счетчика временных интервалов, выход первого формирователя переменной поиска подключен к первому информационному входу первого суммирующего счетчика, второй информационный вход которого подключен к выходу первого блока памяти, а выход первого суммирующего счетчика соединен одновременно с информационным входом первого блока памяти и первым информационным входом блока деления, выход которого соединен с информационным входом классификатора, выход второго суммирующего счетчика подключен одновременно к второму информационному входу блока деления и информационному входу второго блока памяти, выход которого соединен с вторым информационным входом второго суммирующего счетчика, первый информационный вход которого подключен к выходу второго формирователя переменной поиска, информационный вход которого соединен с выходом "О" коммутатора, выход "П" которого соединен с информационным входом первого формирователя переменной поиска, входы "Nmax" первого и второго формирователей переменной поиска, а также регистра стратегии поиска подключены одновременно к одноименному входу устройства, а входы "Зона1" и "Зона2" устройства являются входами "Зона" соответственно первого и второго формирователей переменной поиска, вход управления коммутатора подключен к выходу формирователя сигналов текущей оценки, а входы коммутатора "П" и "О" подключены к соответствующим выходам дискриминатора зон значений оценки, входы "Порог" и "Пуск" устройства соединены с одноименными входами блока изменения пороговых сигналов.1. An information retrieval device comprising a pulse distributor, a first search variable shaper summing a counter and a memory unit, as well as a search strategy register, characterized in that a second search variable shaper summing a counter and a memory block, a current evaluation signal generator, discriminator are additionally introduced zones of evaluation values, a counter of time intervals, a switch, a division unit, a classifier, a block for changing threshold signals, a timer for the current day, an indication unit, and a signal shaper reset, the information inputs of the current estimator and the discriminator of the valuation values zones are combined and are the information input of the device, the first output of the pulse distributor is connected simultaneously to the synchronization inputs of the current estimator and the discriminator of the valuation values of the zones, as well as to the clock input of the time interval counter, and the second , the third and fourth outputs of the pulse distributor are connected respectively to the clock inputs of the switch, the first and second memory blocks and class fixture, the output of the current day’s timer is connected simultaneously to the “Time” inputs of the pulse distributor, the current estimator, the discriminator of the evaluation value zones and the threshold signal change unit, the outputs of the search threshold values of which are “Pv” and “Mon” are connected to the same inputs of the search strategy register , the outputs of the upper and lower threshold values of the classification is "n cl c" and "n Cl n" are connected to respective inputs of the classifier, which outputs "O" and "O" are connected simultaneously to respective inputs blo s display and the driver reset signal, the output of which is connected simultaneously to inputs "Reset" of the first and second memory blocks, the counter slots and registers the search strategy, input "N teksch" is connected to output timeslots of the counter, the output of the first generator variable search connected to the first information input of the first totalizing counter, the second information input of which is connected to the output of the first memory block, and the output of the first totalizing counter is connected simultaneously with the information the input of the first memory unit and the first information input of the division unit, the output of which is connected to the information input of the classifier, the output of the second totalizing counter is connected simultaneously to the second information input of the division unit and the information input of the second memory unit, the output of which is connected to the second information input of the second totalizing counter, the first the information input of which is connected to the output of the second driver of the search variable, the information input of which is connected to the output "O" of the switch , the output "P" of which is connected to the information input of the first driver of the search variable, the inputs "N max " of the first and second drivers of the search variable, as well as the search strategy register are connected simultaneously to the device input of the same name, and the inputs "Zone1" and "Zone2" of the device are the “Zone” inputs, respectively, of the first and second variable search formers, the control input of the switch is connected to the output of the current evaluator, and the inputs of the “P” and “O” are connected to the corresponding discriminator outputs zones estimation values, inputs "threshold" and "Start" of the device connected to the homonymous input of the threshold signal change unit. 2. Устройство по п.1, отличающееся тем, что формирователь сигналов текущей оценки состоит из дешифратора, первого и второго шифраторов коэффициента счета, первого и второго счетчиков, элементов НЕ и ИЛИ, вход "Время" формирователя является входом дешифратора, выход которого соединен одновременно с входами первого и второго шифраторов, выходы которых соединены с входами установки коэффициентов счета соответственно первого и второго счетчиков, счетные входы которых подключены одновременно к информационному входу, а тактовые - к входу синхронизации формирователя, выход первого счетчика соединен с первым входом элемента ИЛИ, второй вход которого через элемент НЕ соединен с выходом второго счетчика, выход элемента ИЛИ является выходом формирователя. 2. The device according to claim 1, characterized in that the current evaluator signal shaper consists of a decoder, first and second count coefficient encoders, first and second counters, NOT and OR elements, the “Time” input of the shaper is the decoder input, the output of which is connected simultaneously with the inputs of the first and second encoders, the outputs of which are connected to the inputs of setting the account coefficients, respectively, of the first and second counters, the counting inputs of which are connected simultaneously to the information input, and the clock inputs to the sync input tions generator, the first counter output is connected to the first input of the OR gate, the second input of which through the element is coupled to the output of the second counter, the output element is the output of OR. 3. Устройство по п.1, отличающееся тем, что дискриминатор зон значений оценки состоит из дешифратора, счетчика, первого, второго, третьего и четвертого шифраторов, первого, второго и третьего вычитателей, первого и второго компараторов, первого, второго и третьего ключей, схемы ИЛИ, первого и второго устройств деления, вход "Время" дискриминатора является входом дешифратора, выход которого подключен одновременно к входам всех шифраторов, информационный вход и вход синхронизации дискриминатора являются соответственно информационным и тактовым входами счетчика, выход которого подключен одновременно к входам уменьшаемого первого вычитателя, а также вычитаемого второго и третьего вычитателей и к информационным входам обоих компараторов, пороговый вход первого компаратора, вход вычитаемого первого и вход уменьшаемого второго вычитателей объединены и подключены к выходу первого шифратора, пороговый вход второго компаратора и вход уменьшаемого третьего вычитателя объединены и подключены к выходу второго шифратора, выходы третьего и четвертого шифраторов соединены с входами делимого соответственно первого и второго устройств деления, входы делителя которых соединены соответственно с выходом второго ключа и выходом схемы ИЛИ, выходы первого, второго и третьего вычитателей соединены с информационными входами соответственно первого, второго и третьего ключей, выходы первого и третьего ключей соединены соответственно с первым и вторым входами схемы ИЛИ, выходы "<" первого и второго компараторов соединены соответственно с первым управляющим входом второго и управляющим входом третьего ключей, выходы ">" первого и второго компараторов соединены соответственно с управляющим входом первого ключа и с вторым управляющим входом второго ключа, выходы первого и второго устройств деления являются соответственно выходами "П" и "О" дискриминатора. 3. The device according to claim 1, characterized in that the discriminator of the zones of the evaluation values consists of a decoder, counter, first, second, third and fourth encoders, first, second and third subtracters, first and second comparators, first, second and third keys, OR circuits of the first and second division devices, the discriminator's “Time” input is an decoder input, the output of which is connected simultaneously to the inputs of all encoders, the information input and the discriminator synchronization input are information and tact the input inputs of the counter, the output of which is connected simultaneously to the inputs of the decreasing first subtractor, as well as the subtractable second and third subtractors, and to the information inputs of both comparators, the threshold input of the first comparator, the input of the subtractable first and the input of the decreasing second subtractors are combined and connected to the output of the first encoder, the threshold the input of the second comparator and the input of the reduced third subtractor are combined and connected to the output of the second encoder, the outputs of the third and fourth encoders are connected to the input and a dividend, respectively, of the first and second division devices, the divider inputs of which are connected respectively to the output of the second key and the output of the OR circuit, the outputs of the first, second, and third subtractors are connected to the information inputs of the first, second, and third keys, the outputs of the first and third keys are connected respectively to the first and second inputs of the OR circuit, the outputs "<" of the first and second comparators are connected respectively to the first control input of the second and control input of the third key, the outputs ">" of the first first and second comparators respectively connected to a control input of the first switch and a second control input of the second switch, the outputs of the first and second division units are respectively outputs "O" and "O" of the discriminator. 4. Устройство по п. 1, отличающееся тем, что классификатор состоит из первого и второго компараторов и первого и второго ключей, информационные входы первого и второго компараторов подключены одновременно к информационному входу классификатора, а их пороговые входы - соответственно к входам "Пклв" и "Пклн" классификатора, выход ">" первого компаратора соединен с информационным входом первого ключа, а выход "<" второго компаратора - с информационным входом второго ключа, управляющие входы ключей подключены одновременно к тактовому входу классификатора, выходы первого и второго ключей являются соответственно выходами "П" и "О" классификатора.. 4. The apparatus according to claim 1, characterized in that the classifier consists of first and second comparators and the first and second key information inputs of the first and second comparators are connected simultaneously to the data input of the classifier, and their threshold inputs - respectively to the inputs of 'n Cl in "and" n Cl n "classifier outlet">"of the first comparator is connected to the data input of the first switch, and the output"<"second comparator - a data input of the second switch, the control inputs of the keys simultaneously connected to the clock input of the class of the classifier, the outputs of the first and second keys are respectively the outputs "P" and "O" of the classifier. 5. Устройство по п.1, отличающееся тем, что регистр стратегии поиска состоит из первого и второго регистров, первого и второго вычитателей, устройства деления на два, компаратора, первого, второго и третьего ключей, первой и второй схем ИЛИ, информационный вход компаратора соединен с входом "Nтекщ", а пороговый вход - с входом "Nmax" регистра стратегии поиска, информационные входы первого и второго регистров соединены соответственно с входами "Пв" и "Пн" регистра стратегии поиска, выход первого регистра соединен одновременно с входами уменьшаемого первого и второго вычитателей и информационным входом первого ключа, выход второго регистра соединен одновременно с входом вычитаемого первого вычитателя и информационным входом третьего ключа, выход первого вычитателя соединен с входом устройства деления на два, выход которого соединен с входом вычитаемого второго вычитателя, выход которого соединен с информационным входом второго ключа, управляющий вход которого соединен с выходом "≥" компаратора, выход "<" которого соединен одновременно с управляющими входами первого и третьего ключей, выходы которых подключены к первым входам соответственно первой и второй схем ИЛИ, вторые входы которых объединены и подключены к выходу второго ключа, выходы первой и второй схем ИЛИ являются выходами соответственно "Пклв" и "Пклн" регистра стратегии поиска, а входы начальной установки обоих регистров подключены одновременно к входу "Сброс" регистра стратегии поиска.5. The device according to claim 1, characterized in that the search strategy register consists of the first and second registers, the first and second subtracters, the device of division into two, the comparator, the first, second and third keys, the first and second OR circuits, the information input of the comparator connected to the input "N text ", and the threshold input to the input "N max " of the search strategy register, the information inputs of the first and second registers are connected respectively to the inputs "P in " and "P n " of the search strategy register, the output of the first register is connected simultaneously with inputs of the first and second subtractors and the information input of the first key, the output of the second register is connected simultaneously with the input of the subtracted first subtractor and the information input of the third key, the output of the first subtractor is connected to the input of the divider by two, the output of which is connected to the input of the subtracted second subtractor, the output of which is connected with the information input of the second key, the control input of which is connected to the output "≥" of the comparator, the output "<" of which is connected simultaneously with the control inputs of the first and third of the keys whose outputs are connected to the first inputs of the first and second OR circuits, respectively, the second inputs of which are combined and connected to the output of the second key, the outputs of the first and second OR circuits are outputs of the “ Cl key" and " Cl key" of the search strategy register , and the inputs of the initial installation of both registers are connected simultaneously to the input "Reset" of the search strategy register.
RU97105327A 1997-04-07 1997-04-07 Information search engine RU2116670C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU97105327A RU2116670C1 (en) 1997-04-07 1997-04-07 Information search engine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU97105327A RU2116670C1 (en) 1997-04-07 1997-04-07 Information search engine

Publications (2)

Publication Number Publication Date
RU2116670C1 true RU2116670C1 (en) 1998-07-27
RU97105327A RU97105327A (en) 1998-11-20

Family

ID=20191559

Family Applications (1)

Application Number Title Priority Date Filing Date
RU97105327A RU2116670C1 (en) 1997-04-07 1997-04-07 Information search engine

Country Status (1)

Country Link
RU (1) RU2116670C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2740534C1 (en) * 2020-09-07 2021-01-15 федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия связи имени Маршала Советского Союза С.М. Буденного" Министерства обороны Российской Федерации Information traffic monitoring device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2740534C1 (en) * 2020-09-07 2021-01-15 федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия связи имени Маршала Советского Союза С.М. Буденного" Министерства обороны Российской Федерации Information traffic monitoring device

Similar Documents

Publication Publication Date Title
CN110377267B (en) Signed number adder/subtracter based on probability calculation concentrated sequence
US4135249A (en) Signed double precision multiplication logic
US7296048B2 (en) Semiconductor circuit for arithmetic processing and arithmetic processing method
RU2116670C1 (en) Information search engine
RU170412U1 (en) GENERATOR OF A RANDOM SEMI-MARKOV PROCESS WITH SYMMETRIC DISTRIBUTION LAWS
RU2149446C1 (en) Device for information retrieval
RU2130644C1 (en) Device for information retrieval
RU2308801C1 (en) Pulse counter
RU2158955C1 (en) Apparatus for selecting rational decisions
RU2024056C1 (en) Impulse noise smoothing device
RU2381547C2 (en) Device for adding binary codes
SU1092519A1 (en) Signature digital smoothing device
RU2018934C1 (en) Divider
RU2754122C1 (en) High-speed accumulating adder modulo of arbitrary natural number
RU2739338C1 (en) Computing device
SU1128263A1 (en) Device for calculating boolean derivatives
RU2050585C1 (en) Random process generator
SU402874A1 (en) DEVICE FOR PROCESSING OF STATISTICAL INFORMATION
RU2006912C1 (en) Comparison device
RU2007038C1 (en) Device which produces indexes of members of multiplicative groups of galois fields gf(p)
SU1072040A1 (en) Device for dividing binary numbers by coefficient
SU1083187A1 (en) Calculating device
RU2010312C1 (en) Device for calculating natural log of complex number
SU732946A1 (en) Stochastic converter
SU642704A1 (en) Arrangement for computing the function: (x2-y2) raised to the minus 1/2 power