RU2308801C1

RU2308801C1 - Pulse counter

Info

Publication number: RU2308801C1
Application number: RU2006104761/09A
Authority: RU
Inventors: Борис Михайлович Власов (RU); Борис Михайлович Власов; Борис Константинович Коровичев (RU); Борис Константинович Коровичев; Александр Васильевич Краснов (RU); Александр Васильевич Краснов
Original assignee: Борис Михайлович Власов; Борис Константинович Коровичев; Александр Васильевич Краснов
Priority date: 2006-02-15
Filing date: 2006-02-15
Publication date: 2007-10-20

Abstract

FIELD: digital computer engineering.

SUBSTANCE: proposed pulse counter executes pulse count and subtraction operations, code inversion, separate unit code shift, logical addition and multiplication, concurrent code reception in flip-flops, and zero reset of all flip-flops. Each counter place has one RS flip-flop, four AND gates, three OR gates, four NOT gates, four control buses, and information input. Counter is characterized in ability of forming carry potential before arrival of count pulse, building carry circuit, and constructing place around only one RS flip-flop. Total number of logic-gate inputs of one place equals 28, about 3.5 inputs are in average required per one operation being executed (Quine's price).

EFFECT: enhanced counting speed, enlarged functional capabilities, reduced power requirement at minimal cost of equipment.

1 cl, 1 dwg

Description

Изобретение относится к области цифровой вычислительной техники и автоматики. Известен счетчик импульсов (далее - объект), построенный на основе триггеров со счетным входом (См. И.Н.Букреев, Б.М.Мансуров и В.И.Горячев. Микроэлектронные схемы цифровых устройств. М.: «Сов. Радио», 1973, стр.137, рис.5.1). Недостатком этого объекта являются счетный триггер, который включает в себя элементы временной задержки счетных импульсов, что снижает быстродействие его работы, усложняет технологию изготовления триггера и повышает требования к формированию параметров счетных импульсов (крутизна фронта, длительность и другие параметры).The invention relates to the field of digital computing and automation. The known pulse counter (hereinafter referred to as the object), built on the basis of triggers with a counting input (see I.N. Bukreev, B.M. Mansurov and V.I. Goryachev. Microelectronic circuits of digital devices. M.: Sov. Radio) , 1973, p. 137, Fig. 5.1). The disadvantage of this object is the counting trigger, which includes elements of the time delay of the counting pulses, which reduces the speed of its operation, complicates the manufacturing technology of the trigger and increases the requirements for the formation of the parameters of the counting pulses (front slope, duration and other parameters).

Известен также объект, выполненный на основе только трех логических элементов (ЛЭ) И, ИЛИ, НЕ, который устраняет недостатки приведенного выше устройства (см. там же, стр.135-150, рис.5.7). В названном объекте триггеры собраны на основе ЛЭ И-НЕ или ИЛИ-НЕ (RS-триггеры). Этот объект является ближайшим прототипом предлагаемого объекта.Also known is an object made on the basis of only three logical elements (LE) AND, OR, NOT, which eliminates the shortcomings of the above device (see ibid., Pp. 135-150, Fig.5.7). In the named object, the triggers are assembled on the basis of the LE AND-NOT or OR-NOT (RS-triggers). This object is the closest prototype of the proposed object.

Принятый за прототип объект содержит основной и вспомогательный регистры на основе RS-триггеров, логические элементы И, ИЛИ, НЕ и шину счетных импульсов, подключенную к первым входам первого и второго элементов И самого младшего разряда. Недостатками этого объекта являются: относительно низкое быстродействие, определяемое суммарным временем распространения максимального сквозного переноса и переключением двух RS-триггеров, значительным объемом оборудования, определяемым суммарным числом входов логических элементов (цена Квайна), сравнительно высоким потреблением электроэнергии и выполнением только одной операции счета импульсов.The object adopted for the prototype contains the main and auxiliary registers based on RS triggers, AND, OR, NOT logic elements and a counting pulse bus connected to the first inputs of the first and second elements And the least significant bit. The disadvantages of this object are: relatively low speed, determined by the total propagation time of the maximum end-to-end transfer and switching of two RS-flip-flops, a significant amount of equipment, determined by the total number of inputs of logic elements (Quine price), relatively high power consumption and only one pulse counting operation.

Целью изобретения является устранение недостатков известных объектов, а именно: повышение быстродействия работы, расширение перечня выполняемых операций, снижение оборудования и потребления объектом электропитания.The aim of the invention is to eliminate the disadvantages of known objects, namely: increasing the speed of work, expanding the list of operations, reducing equipment and power consumption by the object.

Для этого предложен объект, выполненный на основа логических элементов И, ИЛИ, НЕ, отличающийся тем, что содержит в каждом разряде шины управления, информационную шину, четыре элемента И, три элемента ИЛИ, четыре элемента НЕ и RS-триггер, при этом выходы первого и второго элементов И через первый и второй элементы НЕ соединены с R- и S-входами RS-триггера соответственно, первый вход первого элемента И подключен к шине управления операциями счета, инвертирования и сдвига, второй вход первого элемента И соединен с выходом четвертого элемента НЕ, вход которого соединен с информационной шиной и вторым входом первого элемента ИЛИ, третий вход первого элемента И соединен с выходом четвертого элемента И и с входом третьего элемента НЕ, выход которого подключен к первому входу второго элемента И, второй вход второго элемента И соединен с выходом первого элемента ИЛИ, первый вход первого элемента ИЛИ соединен с шиной управления операцией инвертирования, а его третий вход подключен к выходу первого элемента И младшего разряда, выход первого элемента И является выходом импульсного переноса в старший разряд и соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с шиной управления операцией логического умножения, а третий вход соединен с единичным выходом RS-триггера, выход второго элемента ИЛИ соединен с первым входом третьего элемента И, второй вход которого подключен к S-входу RS-триггера, выход третьего элемента И соединен с первым входом четвертого элемента И, второй вход которого подключен выходу третьего элемента ИЛИ, шина управления операциями инвертирования, сдвига, логического умножения и установки нуля подключена к первому входу третьего элемента ИЛИ, кроме того, в каждом нечетном разряде второй вход третьего элемента ИЛИ подключен к выходу потенциала переноса младшего разряда, выход третьего элемента ИЛИ соединен с третьим входом четвертого элемента И старшего разряда, а в каждом четном разряде второй вход третьего элемента ИЛИ соединен с выходом третьего элемента И младшего разряда, при этом в первый разряд счетчика импульсов введен четвертый элемент ИЛИ, выход которого является шиной управления операциями счета, инвертирования и сдвига, первый вход четвертого элемента ИЛИ является входом счетных импульсов и соединен с четвертым входом первого элемента ИЛИ, а второй вход четвертого элемента ИЛИ является входом импульсов сдвига и инвертирования, причем шина потенциального управления операциями счета и вычитания импульсов подключена к третьему входу третьего элемента ИЛИ первого разряда.For this, an object is proposed that is based on the logical elements AND, OR, NOT, characterized in that it contains in each category control buses, an information bus, four AND elements, three OR elements, four NOT elements and an RS trigger, while the outputs of the first and the second elements AND through the first and second elements are NOT connected to the R- and S-inputs of the RS flip-flop, respectively, the first input of the first element And is connected to the control bus for counting, inverting and shifting operations, the second input of the first element And is connected to the output of the fourth element NOT , in One of which is connected to the information bus and the second input of the first element OR, the third input of the first element AND is connected to the output of the fourth element AND and to the input of the third element NOT, the output of which is connected to the first input of the second element AND, the second input of the second element AND is connected to the output of the first OR element, the first input of the first OR element is connected to the control bus of the invert operation, and its third input is connected to the output of the first element And the least significant bit, the output of the first element And is the pulse transfer output to the senior bit and connected to the first input of the second OR element, the second input of which is connected to the control bus of the logical multiplication operation, and the third input is connected to a single output of the RS-trigger, the output of the second OR element is connected to the first input of the third AND element, the second input of which is connected to the S-input of the RS-flip-flop, the output of the third AND element is connected to the first input of the fourth AND element, the second input of which is connected to the output of the third OR element, the control bus for invert, shift, logical multiplication and A new zero element is connected to the first input of the third OR element, in addition, in each odd digit, the second input of the third OR element is connected to the output of the low-order transfer potential, the output of the third OR element is connected to the third input of the fourth AND element of the highest digit, and in each even digit, the second the input of the third OR element is connected to the output of the third element AND the least significant bit, while the fourth OR element is introduced into the first bit of the pulse counter, the output of which is the bus for controlling the operations of counting, invert shift, the first input of the fourth OR element is the input of the counting pulses and connected to the fourth input of the first OR element, and the second input of the fourth OR is the input of the shift and invert pulses, and the potential control bus for counting and subtracting pulses is connected to the third input of the third element OR first grade.

Предлагаемый объект позволяет повысить быстродействие работы, снизить число используемых логических элементов, расширить перечень выполняемых операций и снизить потребление электроэнергии.The proposed object allows to increase the speed of work, reduce the number of logical elements used, expand the list of operations and reduce energy consumption.

1. Быстродействие выполнения операции счета импульсов в предлагаемом объекте достигается за счет исключения из цикла работы времени на переключение второго RS- триггера, который в предложенном объекте отсутствует. Если в прототипе суммарное время счета одного импульса равняется

1. The speed of the pulse counting operation in the proposed object is achieved by eliminating the time from the work cycle for switching the second RS-trigger, which is absent in the proposed object. If in the prototype the total counting time of one pulse is

Здесь n - число двоичных разрядов объекта; τ - временная задержка одного элемента И (ИЛИ, НЕ); tтр - время задержки переключения одного RS триггера; tи - длительность счетного импульса; tn - длительность паузы между импульсами. Полагаем, что 2nτ=tи, tп=tи, tтр=tи.Here n is the number of binary bits of the object; τ is the time delay of one AND element (OR, NOT); ttr is the delay time for switching one RS trigger; t and - the duration of the counting pulse; tn is the duration of the pause between pulses. We assume that 2nτ = ti, tn = ti, ttr = ti.

В предлагаемом объекте время счета одного импульса определяется таким соотношением:

In the proposed facility, the counting time of one pulse is determined by the following ratio:

Сравнивая соотношения (1) и (2), видим, что время счета одного импульса сократилось в 2 раза. Есть и еще одно преимущество объекта, которое состоит в том, что результат счета импульсов, зафиксированный в RS-триггерах после прихода каждого счетного импульса, появляется через время, разное tи, т.е. по истечении времени переключения одного триггера. В прототипе это время равно 3tи. (Заметим, что эта временная задержка прохождения информации при счете отдельного импульса аналогична т.н. «люфту» в механических счетчиках.) Указанное преимущество объекта также достигается тем, что сигнал потенциального переноса формируется во время паузы между счетными импульсами, а шина счетных импульсов подключена к первым входам первых элементов И всех двоичных разрядов.Comparing relations (1) and (2), we see that the counting time of one pulse was reduced by 2 times. There is one more advantage of the object, which consists in the fact that the result of pulse counting, recorded in RS-triggers after the arrival of each counting pulse, appears after a time different ti, i.e. after the time of switching one trigger. In the prototype, this time is 3t. (Note that this time delay in the passage of information when counting a single pulse is similar to the so-called “backlash” in mechanical counters.) The indicated advantage of the object is also achieved in that the potential transfer signal is generated during a pause between the counting pulses, and the bus of the counting pulses is connected to the first inputs of the first elements AND of all binary digits.

2. Снижение суммарного числа входов логических элементов, т.е. снижение оборудования устройства, приблизительно на 15% определяется исключением из состава оборудования второго RS-триггера каждого разряда объекта.2. The decrease in the total number of inputs of logical elements, ie a decrease in the equipment of the device by approximately 15% is determined by the exclusion from the composition of the equipment of the second RS-trigger of each discharge of the object.

3. Расширение перечня выполняемых операций (сдвиг «единичных» кодов, инвертирование триггеров, вычитание импульсов, прием кода единиц во все разряды, логическое сложение, логическое умножение) достигается за счет введения в состав оборудования объекта трех элементов ИЛИ и шести шин управления выполнением этими операциями. Операция сдвига кода отдельных единиц (101001...) позволяет использовать объект как распределитель импульсов, т.е. последовательное переключение триггеров и выдачу соответствующих потенциалов для управления другими электронными устройствами, блоками, схемами. Эта операция выполняется за счет включения в состав оборудования объекта первого элемента ИЛИ и шины управления выполнения операцией логического умножения. Операция инвертирования кодов счетчика позволяет выработать управляющий потенциал на входах первого и второго элементов И с помощью схемы сквозного переноса и произвести инвертирование триггеров. Эта операция выполняется за счет использования третьего элемента ИЛИ и соответствующих шин управления.3. Expanding the list of operations performed (shifting “single” codes, inverting triggers, subtracting pulses, receiving the unit code in all digits, logical addition, logical multiplication) is achieved by introducing three OR elements and six control buses to these equipment to perform these operations . The code shift operation of individual units (101001 ...) allows you to use the object as a pulse distributor, i.e. sequential switching of triggers and the issuance of appropriate potentials for controlling other electronic devices, blocks, circuits. This operation is performed due to the inclusion of the first OR element and the control bus when the logical multiplication operation is included in the equipment of the facility. The operation of inverting counter codes allows you to develop a control potential at the inputs of the first and second elements AND using the through transfer scheme and invert triggers. This operation is performed by using the third OR element and corresponding control buses.

4. Уменьшение потребления электроэнергии достигается за счет исключения из состава оборудования одного RS-триггера. В прототипе в каждом двоичном разряде потребляемый ток равен 2I (I - ток открытого элемента НЕ). В предлагаемом объекте в зависимости от наличия или отсутствия сигнала переноса в каждом разряде суммарный ток может быть равен 2I или I. Среднее значение 1.5 I, т.о. имеет место снижение потребляемого тока.4. Reducing power consumption is achieved by eliminating one RS-trigger from the equipment. In the prototype, in each binary digit, the consumed current is 2I (I is the current of the open element NOT). In the proposed facility, depending on the presence or absence of the transfer signal in each discharge, the total current may be 2I or I. The average value is 1.5 I, i.e. there is a decrease in current consumption.

Для пояснения работы предлагаемого объекта на чертеже приведена функциональная схема его двух двоичных разрядов. На схеме приняты следующие обозначения: 1 - информационная шина; 2 - шина управления (ШУ) операцией инвертирования; 3 - ШУ операциями счета, инвертирования и сдвига; 4 - ШУ операцией логического умножения; 5 - ШУ операциями инвертирования, сдвига, логического умножения и установки нуля; 6 - ШУ операциями счета и вычитания импульсов (потенциальное управление); 7 - выход потенциала переноса из четного разряда в нечетный разряд; 8 - выход импульса переноса в старший разряд; 9 - RS-триггер; 10-13 - элементы И; 14-16, 21 - элементы ИЛИ; 17-20 - элементы НЕ; 22 - вход счетных импульсов; 23 - вход импульсов сдвига, инвертирования и установки нуля.To explain the operation of the proposed object, the drawing shows a functional diagram of its two binary digits. The following notation is used in the diagram: 1 - information bus; 2 - control bus (SHU) invert operation; 3 - SHU operations counting, inverting and shifting; 4 - SHU operation of logical multiplication; 5 - SHU operations of inversion, shift, logical multiplication and zero; 6 - SHU operations of counting and subtracting pulses (potential control); 7 - output potential transfer from an even discharge to an odd discharge; 8 - output pulse transfer to the senior level; 9 - RS-trigger; 10-13 - elements of And; 14-16, 21 - elements of OR; 17-20 - elements NOT; 22 - input counting pulses; 23 - input pulses of the shift, invert and zero.

Предложенный объект осуществляется следующим образом. В каждом разряде счетчика первые входы И 10 подключены к ШУ 3, вторые входы связаны с выходом НЕ 20, третьи входы соединены с входом НЕ 19 и выходом И 13, выход элемента И 10 соединен с входами НЕ 17, ИЛИ 15 i-того разряда и с входом ИЛИ 14 i+1-го разряда, выход НЕ 17 подключен к R-входу триггера 9. Первый вход И 12 соединен с выходом НЕ 18, вход которого соединен с выходом И 11. Второй вход И 12 соединен с выходом ИЛИ 15, второй и третий входы ИЛИ 15 подключены к ШУ 4 и к единичному выходу триггера 9. Выход И 12 соединен с первым входом И 13. Выход НЕ 18 подключен к S-входу триггера 9. Первый вход ИЛИ 16 соединен ШУ 5, выход этого элемента подключен к второму входу И 13. Входы ИЛИ 14 соединены с ШУ 2, информационной шиной 1 и с входом НЕ 20, выход ИЛИ 14 соединен с входом И 11. Выход НЕ 19 соединен с входом И 11. В каждом нечетном разряде второй вход ИЛИ 16 соединен с шиной 7. В каждом четном разряде второй вход ИЛИ 16 соединен с выходом И 12 младшего разряда. Третий вход И 13 соединен с выходом ИЛИ 16 нечетного (младшего) разряда. В первом разряде входы 22 и 23 подключены к входам ИЛИ 21, выход которого является ШУ 3. Вход 22 соединен с четвертым входом ИЛИ 14. В исходном положении (в статике) триггеры счетчика установлены в «нуль». На ШУ 2, 3, 4, 5, 6 на входах 22, 23 и на входе 1 отсутствуют высокие потенциалы. На выходах элементов НЕ 17, 18, 19 и 20 присутствуют высокие (разрешающие) потенциалы.The proposed object is as follows. In each category of the counter, the first inputs AND 10 are connected to the ШУ 3, the second inputs are connected to the output NOT 20, the third inputs are connected to the input NOT 19 and the output AND 13, the output of the element AND 10 is connected to the inputs NOT 17, OR 15 of the i-th discharge and with OR input 14 i + 1-st category, the output NOT 17 is connected to the R-input of trigger 9. The first input AND 12 is connected to the output NOT 18, the input of which is connected to the output And 11. The second input And 12 is connected to the output OR 15, the second and third inputs OR 15 are connected to the ШУ 4 and to the single output of the trigger 9. The output And 12 is connected to the first input And 13. The output is NOT 18 connected to the S-input of the trigger RA 9. The first input OR 16 is connected to the control unit 5, the output of this element is connected to the second input AND 13. The inputs OR 14 are connected to the control unit 2, the information bus 1 and to the input NOT 20, the output OR 14 is connected to the input AND 11. The output is NOT 19 connected to the input And 11. In each odd digit, the second input OR 16 is connected to the bus 7. In each even bit, the second input OR 16 is connected to the output And 12 of the least significant bit. The third input AND 13 is connected to the output OR 16 odd (least) discharge. In the first category, the inputs 22 and 23 are connected to the inputs of OR 21, the output of which is ШУ 3. Input 22 is connected to the fourth input of OR 14. In the initial position (in statics), the counter triggers are set to “zero”. On SHU 2, 3, 4, 5, 6 at the inputs 22, 23 and at the input 1 there are no high potentials. At the outputs of the elements NOT 17, 18, 19 and 20 there are high (resolving) potentials.

Рассмотрим принцип работы объекта при выполнении всего перечня выполняемых операций.Consider the principle of operation of the object when performing the entire list of operations.

1. Операция счета импульсов. Операция выполняется за два временных такта t1 и t2. По t1 формируется потенциал сквозного переноса. По t2 формируется результат суммы импульсов и занесение его в триггер 9. Для выполнения операции на ШУ 6 подается высокий потенциал, который сохраняется до окончания счета (вычитания) импульсов. До прихода первого счетного импульса (СИ) переносы ни в одном разряде не вырабатываются, т.к. триггер 9 первого разряда находится в нулевом состоянии. Счетный импульс в первом разряде по цепи вход 22, ИЛИ 21, 14, ШУ 3 поступает на входы И 10, 11. Т.к. на первом входе И 11 присутствует высокий потенциал, то СИ через И 11, НЕ 18 поступает на S-входы триггера 9, устанавливает триггер в единицу и запрещает работу И 12 на время, равное длительности импульса. После окончания действия СИ высокие потенциалы с выходов триггера 9 и НЕ 18 выработают высокий потенциал на выходе И 12, который через И 13 поступит на входы И 10, НЕ 19 первого разряда и через ИЛИ 16 поступит на второй вход И 13 второго разряда. При этом высокий потенциал с ШУ 6 через ИЛИ 16 поступает на вход И 13 первого разряда и на третий вход И 13 вход старшего разряда. Второй СИ по цепи вход 22, ИЛИ 21, ШУ 3, И 10, НЕ 17 поступит на R-вход триггера 9, установит его в нуль и через ИЛИ 15 будет «поддерживать» высокий потенциал с выходом И 12 до прекращения СИ. Одновременно этот же импульс с выхода И 10 первого разряда по цепи ИЛИ 14, И 11, НЕ 18 поступит на S-вход триггера 9 второго разряда, установит его в единицу и будет запрещать работу И 12 этого разряда на время длительности СИ. Третий СИ установит триггер 9 первого разряда в единицу. По истечении времени, равного длительности СИ, с выхода И 12 через ИЛИ 16 на второй вход И 13 поступит высокий потенциал. Теперь на всех входах И 13 второго разряда присутствуют высокие потенциалы, что обеспечивает прохождение сигнала переноса в третий разряд объекта, а элементы И 10 первого и второго разрядов будут подготовлены для прохождения четвертого СИ на R-входы триггеров 9 первого и второго разрядов. Четвертый СИ установит эти триггеры в нуль, а триггер 9 третьего разряда - в единицу. При этом условия распространения потенциала переноса не будут меняться, т.к. импульсы с выходов И 10 первого и второго разрядов через ИЛИ 15, НЕ 12 будут «поддерживать» условия выработки переноса в этих разрядах. Отметим, что рассмотренная операция (базовая операция) осуществляется только на основе одного RS-триггера, а временная задержка сигнала переноса в нечетных разрядах определяется одним элементом ИЛИ 16, а в четных разрядах - одним элементом И 13. Это обеспечивает снижение оборудования и повышение быстродействия работы объекта.1. The operation of counting pulses. The operation is performed in two time steps t1 and t2. By t1, the through transfer potential is formed. According to t2, the result of the sum of the pulses is formed and entered in trigger 9. To perform the operation, high potential is applied to the control unit 6, which remains until the end of the pulse counting (subtraction). Before the arrival of the first counting pulse (SI), transfers are not generated in any category, because trigger 9 of the first category is in the zero state. The counting pulse in the first category of the circuit input 22, OR 21, 14, ШУ 3 is supplied to the inputs And 10, 11. Since at the first input And 11 there is a high potential, then SI through And 11, NOT 18 enters the S-inputs of trigger 9, sets the trigger to one and prohibits the operation of And 12 for a time equal to the pulse duration. After the end of the SI operation, high potentials from the outputs of the trigger 9 and NOT 18 will generate a high potential at the output And 12, which through And 13 will go to the inputs And 10, NOT 19 of the first category and through OR 16 will go to the second input And 13 of the second category. At the same time, a high potential with ШУ 6 through OR 16 is supplied to the input AND 13 of the first category and to the third input And 13 the input of the senior discharge. The second SI in the circuit, input 22, OR 21, ШУ 3, AND 10, NOT 17 will go to the R-input of trigger 9, set it to zero and through OR 15 will “maintain” a high potential with output AND 12 until the SI stops. At the same time, the same pulse from the output of AND 10 of the first discharge along the OR 14, AND 11, NOT 18 circuit will go to the S-input of trigger 9 of the second discharge, set it to unity and will prohibit the operation of And 12 of this discharge for the duration of the SI. The third SI will set the trigger 9 of the first category to one. After a time equal to the duration of SI, from the output And 12 through OR 16 to the second input And 13 will receive a high potential. Now, at all the inputs And 13 of the second discharge there are high potentials, which ensures the passage of the transfer signal to the third discharge of the object, and the elements And 10 of the first and second bits will be prepared for the fourth SI to the R-inputs of the triggers 9 of the first and second bits. The fourth SI will set these triggers to zero, and trigger 9 of the third category to one. In this case, the propagation conditions of the transfer potential will not change, because pulses from the outputs And 10 of the first and second bits through OR 15, NOT 12 will "support" the conditions for the generation of transfer in these bits. Note that the considered operation (basic operation) is carried out only on the basis of one RS-flip-flop, and the time delay of the transfer signal in odd digits is determined by one element OR 16, and in even digits it is determined by one element AND 13. This ensures lower equipment and increased operating speed object.

2. Операция инвертирования кода. Положим, в двух разрядах счетчика хранится код «10». Потенциал операции инвертирования подается на ШУ 5. Исполнительный импульс инвертирования кода подается одновременно на ШУ 22 и 2. В первом разряде триггер 9 хранит код «нуля», т.е. на первом входе И 11 будет высокий потенциал. Исполнительный импульс по цепи вход 22, ИЛИ 14, И 11, НЕ 18 поступит на S-вход триггера 9 и установит его в единицу. Во втором разряде в триггере 9 хранится код единицы, т.е. на выходе И 13 будет высокий потенциал, разрешающий прохождение импульса с ШУ 3 по цепи И 10, НЕ 17 на R-вход триггера 9. Исполнительный импульс установит триггер 9 в нуль. Таким образом, в триггерах первого и второго разрядов будет храниться код «01», т.е. инверсный код. Для выполнения этой операции требуется увеличить оборудование каждого разряда на три входа элементов ИЛИ (ИЛИ 14, 16).2. The operation of inverting the code. Suppose that the code “10” is stored in two bits of the counter. The potential of the invert operation is supplied to the control unit 5. The executive pulse of the invert code is supplied simultaneously to the control unit 22 and 2. In the first category, the trigger 9 stores the “zero” code, i.e. at the first entrance And 11 will be high potential. The Executive pulse on the circuit input 22, OR 14, AND 11, NOT 18 will go to the S-input of trigger 9 and set it to unity. In the second category, trigger 9 stores the unit code, i.e. And there will be a high potential at the output And 13, allowing the pulse to pass from ШУ 3 along the And 10, NOT 17 circuit to the R-input of trigger 9. The executive pulse will set trigger 9 to zero. Thus, the code “01” will be stored in the triggers of the first and second digits, i.e. inverse code. To perform this operation, it is required to increase the equipment of each category by three inputs of OR elements (OR 14, 16).

3. Операция вычитание импульсов. Операция выполняется аналогично операции сложения. Отличие состоит в том, что до начала и после ее выполнения необходимо выполнить операцию инвертирования кодов, хранящихся в триггерах 9. Операция не требует дополнительного оборудования.3. The operation of the subtraction of pulses. The operation is performed similarly to the addition operation. The difference is that before and after it is completed, it is necessary to perform the operation of inverting the codes stored in triggers 9. The operation does not require additional equipment.

4. Операция сдвига «отдельных» единиц влево (в сторону старших разрядов). Под кодом «отдельных» единиц определяют любые двоичные коды, в которых каждая единица отделена от остального кода нулями слева и справа, например 010010, 1010010, 01000... и т.д. Данная операция используется в цифровых устройствах как операция последовательного распределения импульсов (потенциалов) по n каналам (n - число разрядов объекта). Сдвиг кода на один разряд влево выполняется за два временных такта. Тактами являются импульс сдвига и пауза между этими импульсами. Максимальное время выполнения операции 2 ntи (tи - длительность импульса и паузы между импульсами. Полагаем, что tn=tп.). Допустим, в исходном положении в первый разряд счетчика занесен код единицы. Во всех остальных разрядах триггеры 9 хранят код нуля. Признаком выполнения операции сдвига кодов отдельных единиц является потенциал, поступивший на ШУ 5. В тех разрядах, в которых хранится код единицы, потенциал с ШУ 5 по цепи ИЛИ 16, И 13 поступает на вход И 10 и НЕ 19. Импульс сдвига, поступивший по входу 23, ИЛИ 21 на ШУ 3 и далее по цепи элементов И 10, НЕ 17, R-вход триггера 9, установит его в нуль. Одновременно этот же импульс по цепи ИЛИ 15, И 12 будет "поддерживать" потенциал на первом входе И 13 и поступит в первый старший разряд, где через ИЛИ 14, И 11, НЕ 18 установит триггер 9 в единицу. Таким образом, код единицы будет сдвинут на один разряд влево. (Для выполнения этой операции не требуется дополнительного оборудования.) Операция будет выполняться до тех пор, пока на вход 23 будут поступать импульсы сдвига. При этом если выход 8 самого старшего разряда будет соединен с входом 8 самого младшего разряда, то будет выполняться циклический сдвиг кода.4. The operation of shifting the "individual" units to the left (towards the higher digits). Any binary codes in which each unit is separated from the rest of the code by zeros on the left and on the right, for example 010010, 1010010, 01000 ... etc. are defined under the code of “separate” units. This operation is used in digital devices as the operation of sequential distribution of pulses (potentials) over n channels (n is the number of bits of the object). Shifting the code one bit to the left is performed in two time steps. Beats are the shift pulse and the pause between these pulses. The maximum operation time is 2 nti (ti is the duration of the pulse and the pause between pulses. We assume that tn = tп.). Suppose, in the initial position, the unit code is entered in the first digit of the counter. In all other digits, triggers 9 store a zero code. A sign of the operation of shifting the codes of individual units is the potential received at the control unit 5. In those bits in which the unit code is stored, the potential from the control unit 5 along the OR 16, AND 13 circuit is supplied to the input AND 10 and NOT 19. The shift pulse received by input 23, OR 21 on SHU 3 and further along the chain of elements AND 10, NOT 17, the R-input of trigger 9, sets it to zero. At the same time, the same impulse along the OR 15, AND 12 circuit will “maintain” the potential at the first input And 13 and will go to the first senior bit, where through OR 14, 11, NOT 18 it will set trigger 9 to one. Thus, the unit code will be shifted one bit to the left. (Additional equipment is not required to perform this operation.) The operation will be performed until shear pulses are received at input 23. Moreover, if the output 8 of the most significant bit is connected to the input 8 of the least significant bit, a cyclic code shift will be performed.

5. Операция логического сложения. Выполняется за два временных такта. По t1 на информационную шину 1 поступает код второго слагаемого. Выработанный на выходе ИЛИ 14, И 11 импульс через НЕ 18 поступит на S-вход триггера и установит его в единицу. Если на шине 1 отсутствует высокий потенциал, то состояние триггера не меняется. Второй такт (пауза) используется для подготовки выполнения последующей операции. Для выполнения логического сложения не требуется дополнительного оборудования.5. The operation of logical addition. It is performed in two time steps. By t1, the second term code is received on the information bus 1. The pulse generated at the output of OR 14, AND 11 through NOT 18 will go to the S-input of the trigger and set it to unity. If there is no high potential on bus 1, then the state of the trigger does not change. The second measure (pause) is used to prepare for the subsequent operation. To perform logical addition, no additional equipment is required.

6. Операция логического умножения. Выполняется за два временных такта (t1 и t2). На время выполнения операции на ШУ 4, и 5 поступают управляющие потенциалы. На информационной вход 1 - код числа второго сомножителя. По t1 на вход 23, ИЛИ 21, ШУ 3 подается исполнительный импульс. Если код второго сомножителя i-того разряда равен единице, то исполнительный импульс не проходит на R-вход триггера 9, т.к. низкий потенциал с выхода НЕ 20 запрещает его прохождение через И 10. Во всех остальных случаях триггер устанавливается в нуль или сохраняет это состояние. Второй такт используется для подготовки устройства к выполнению следующих операций. Для выполнения логического умножения требуется дополнительно три входа элементов И, ИЛИ, НЕ.6. The operation of logical multiplication. It is performed in two time steps (t1 and t2). For the duration of the operation, control potentials arrive at the control rooms 4 and 5. At the information input 1 is the number code of the second factor. By t1, an input pulse is supplied to input 23, OR 21, ШУ 3. If the code of the second factor of the ith discharge is equal to unity, then the executive pulse does not pass to the R-input of trigger 9, because low potential from the output of HE 20 prohibits its passage through AND 10. In all other cases, the trigger is set to zero or saves this state. The second clock is used to prepare the device for the following operations. To perform logical multiplication, an additional three inputs of AND, OR, NOT elements are required.

7. Операция приема кода. Устройство позволяет выполнить три модификации приема кода: прием прямого кода с предварительной установкой триггеров 9 в нуль, прием кода единиц во все разряды одновременно и прием прямого кода с предварительной установкой всех триггеров в единицу. Первая модификация приема кода выполняется при поступлении на информационный вход 1 высокого потенциала, соответствующего коду единице. При этом сигнал проходит по цепи элементов ИЛИ 14, И 11, НЕ 18, поступает на S-вход триггера 9 и устанавливает его в единицу. Прием всех единиц в триггеры 9 (вторая модификация) выполняется за счет подачи исполнительного импульса на ШУ 2. Третья модификация приема кода в триггеры с информационных входов выполняется за два такта (t1, t2). По первому такту все триггеры 9 устанавливаются в единицу. По t2 одновременно на информационный вход поступает принимаемый код, а на ШУ 4, 5, 3 - высокие потенциалы. При этом триггеры тех разрядов, на информационных входах которых отсутствуют высокие потенциалы, будут установлены в нуль. В этих разрядах исполнительный импульс по цепи ШУ 3, И 10, НЕ 17 поступит по R-входу и установит триггеры в нуль. Операция приема кода не требует дополнительного оборудования.7. The operation of receiving the code. The device allows you to perform three modifications of receiving a code: receiving a direct code with a preliminary setting of triggers 9 to zero, receiving a code of units in all digits at the same time and receiving a direct code with a preliminary setting of all triggers to one. The first modification of the code reception is performed upon receipt of a high potential corresponding to the code one at the information input 1. In this case, the signal passes through the chain of elements OR 14, AND 11, NOT 18, arrives at the S-input of trigger 9 and sets it to unity. Reception of all units in triggers 9 (second modification) is performed by supplying an actuating pulse to control unit 2. The third modification of receiving a code in triggers from information inputs is performed in two clock cycles (t1, t2). In the first measure, all triggers 9 are set to one. By t2, at the same time, the received code enters the information input, and high potentials go to the control rooms 4, 5, 3. In this case, the triggers of those discharges at the information inputs of which there are no high potentials will be set to zero. In these discharges, an executive impulse along the ШУ 3, И 10, NOT 17 circuit enters the R-input and sets the triggers to zero. The operation of receiving the code does not require additional equipment.

8. Операция установки всех триггеров в нуль. Для ее выполнения на ШУ 5 подается высокий потенциал, а на вход 23 и на ШУ 3 - исполнительный импульс. Если триггер i-того разряда хранит код единицы, то управляющий потенциал по цепи ШУ 5, И 16, И 13 поступает на третий вход И 10, а на второй вход этого элемента поступает высокий потенциал с НЕ 20. Исполнительный импульс по цепи ШУ 3, И 10, НЕ 17. поступит на R-вход триггера и установит его в нуль. Для выполнения этой операции не требуется дополнительного оборудования (экономится один вход элемента ИЛИ в каждом разряде).8. The operation of setting all triggers to zero. For its implementation, high potential is applied to ШУ 5, and an actuating pulse is supplied to input 23 and ШУ 3. If the trigger of the i-th category stores the unit code, then the control potential along the ШУ 5, И 16, И 13 circuit is supplied to the third input И 10, and the high potential from NOT 20 is supplied to the second input of this element. The executive pulse is connected to ШУ 3, And 10, NOT 17. will go to the R-input of the trigger and set it to zero. To perform this operation, additional equipment is not required (one input of the OR element in each category is saved).

Таким образом, предлагаемый объект обеспечивает повышение быстродействия работы устройства в 1,5 раза, расширяет перечень выполняемых операций в восемь раз, снижает потребление электропитания при минимальных затратах аппаратурных средств, по сравнению с прототипом. Суммарное число входов логических элементов одного разряда равно 28, в среднем на одну выполняемую операцию требуется около 3.5 входов (цена Квайна).Thus, the proposed facility provides an increase in the operating speed of the device by 1.5 times, expands the list of operations by eight times, reduces power consumption with minimal hardware costs, compared with the prototype. The total number of inputs of the logic elements of one category is 28, on average, about 3.5 inputs are required per operation performed (Quine price).

Claims

A pulse counter based on the AND, OR, NOT logical elements, characterized in that it contains a control bus in each category, an information bus, four AND elements, three OR elements, four NOT elements and an RS trigger, with the outputs of the first and second And elements through the first and second elements are NOT connected to the R- and S-inputs of the RS flip-flop, respectively, the first input of the first element And is connected to the control bus for counting, inverting and shifting operations, the second input of the first element And is connected to the output of the fourth element NOT, entrance which the second is connected to the information bus and the second input of the first OR element, the third input of the first AND element is connected to the output of the fourth AND element and to the input of the third element NOT, the output of which is connected to the first input of the second AND element, the second input of the second element AND is connected to the output of the first element OR, the first input of the first element OR is connected to the control bus of the invert operation, and its third input is connected to the output of the first element And the least significant bit, the output of the first element And is the output of the pulse transfer to the senior the first bit is connected to the first input of the second OR element, the second input of which is connected to the control bus of the logical multiplication operation, and the third input is connected to a single output of the RS flip-flop, the output of the second OR element is connected to the first input of the third AND element, the second input of which is connected to S-input of the RS-flip-flop, the output of the third AND element is connected to the first input of the fourth AND element, the second input of which is connected to the output of the third OR element, the control bus for inverting, shifting, logical multiplication and setting operations zero is connected to the first input of the third OR element, in addition, in each odd digit, the second input of the third OR element is connected to the output of the low-order transfer potential, the output of the third OR element is connected to the third input of the fourth AND element of the highest digit, and in each even digit the second input the third OR element is connected to the output of the third element AND the least significant bit, while the fourth OR element, the output of which is the bus for controlling account operations, is inverted into the first bit of the pulse counter I and shift, the first input of the fourth OR element is the input of the counting pulses and is connected to the fourth input of the first OR element, and the second input of the fourth OR element is the input of the shift and invert pulses, and the potential control bus for counting and subtracting pulses is connected to the third input of the third element OR first grade.