RU170412U1 - GENERATOR OF A RANDOM SEMI-MARKOV PROCESS WITH SYMMETRIC DISTRIBUTION LAWS - Google Patents

GENERATOR OF A RANDOM SEMI-MARKOV PROCESS WITH SYMMETRIC DISTRIBUTION LAWS Download PDF

Info

Publication number
RU170412U1
RU170412U1 RU2017104243U RU2017104243U RU170412U1 RU 170412 U1 RU170412 U1 RU 170412U1 RU 2017104243 U RU2017104243 U RU 2017104243U RU 2017104243 U RU2017104243 U RU 2017104243U RU 170412 U1 RU170412 U1 RU 170412U1
Authority
RU
Russia
Prior art keywords
input
output
block
memory
synchronization
Prior art date
Application number
RU2017104243U
Other languages
Russian (ru)
Inventor
Алексей Юрьевич Половников
Сергей Михайлович Климов
Сергей Григорьевич Антонов
Алексей Николаевич Семенов
Original Assignee
Федеральное государственное бюджетное учреждение "4 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное учреждение "4 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации filed Critical Федеральное государственное бюджетное учреждение "4 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации
Priority to RU2017104243U priority Critical patent/RU170412U1/en
Application granted granted Critical
Publication of RU170412U1 publication Critical patent/RU170412U1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Complex Calculations (AREA)

Abstract

Полезная модель относится к области вычислительной техники и может быть использована при построении имитационных моделей систем, работающих в условиях случайных возмущений, настройке и эксплуатации различных устройств автоматики.Техническим результатом, получаемым в данном техническом решении, является упрощение генератора случайного полумарковского процесса путем уменьшения количества ячеек блока памяти, в котором задаются длительности моделируемого случайного процесса, в 2 раза и уменьшения их разрядности.Технический результат достигается тем, что в генератор случайного полумарковского процесса с симметричными законами распределения, содержащий блок синхронизации, первый выход которого подключен к входу синхронизации первого регистра памяти, выход которого является выходом генератора, выход первого регистра памяти соединен с информационным входом второго регистра памяти, выход которого подключен к первому адресному входу первого блока памяти, второй адресный вход которого соединен с выходом третьего регистра памяти, информационный вход которого соединен с выходом датчика равномерно распределенных случайных чисел, выход первого блока памяти соединен с информационным входом первого регистра памяти, три ключа, элемент ИЛИ-НЕ, второй блок памяти, счетчик, блок ключей, элемент ИЛИ, первый вход которого соединен с вторым выходом блока синхронизации, выход элемента ИЛИ соединен с входом "Опрос" датчика равномерно распределенных случайных чисел, выход которого соединен с информационным входом блока ключей, счетчик, счетный вход которого соединен с первым входом блока синхронизации, выход счетчика подключен к входу элемента ИЛИ-НЕ, выход которого соединен с управляющими входами первого, второго и третьего ключей, информационные входы первого и второго ключа объединены и подключены к третьему входу блока синхронизации, четвертый выход которого подключен к информационному входу третьего ключа, выход которого подключен к входу синхронизации третьего регистра памяти, выход первого ключа соединен с вторым входом элемента И, выход второго ключа подключен к управляющему входу блока ключей и к входу синхронизации второго регистра памяти, введен сумматор-вычитатель, выход которого соединен с информационным входом счетчика, а управляющий вход соединен со старшим разрядом блока ключей, причем первый вход сумматора-вычитателя соединен с выходом блока памяти, а второй вход является входом генератора, через который вводится требуемое среднее значение длительности интервалов. 1 ил.The utility model relates to the field of computer technology and can be used to build simulation models of systems operating under random disturbances, configure and operate various automation devices. The technical result obtained in this technical solution is to simplify the random semi-Markov process generator by reducing the number of block cells memory, which sets the duration of the simulated random process, 2 times and reduce their capacity. achieved by the fact that in the generator of a random semi-Markov process with symmetric distribution laws, containing a synchronization unit, the first output of which is connected to the synchronization input of the first memory register, the output of which is the generator output, the output of the first memory register is connected to the information input of the second memory register, the output of which is connected to the first address input of the first memory block, the second address input of which is connected to the output of the third memory register, the information input of which is connected with the sensor output of the evenly distributed random numbers, the output of the first memory block is connected to the information input of the first memory register, three keys, the OR-NOT element, the second memory block, counter, key block, the OR element, the first input of which is connected to the second output of the synchronization block, the output of the OR element is connected to the input "Poll" of the sensor of uniformly distributed random numbers, the output of which is connected to the information input of the key block, the counter, the counting input of which is connected to the first input of the synchronization block, the output of the counter The input is connected to the input of the OR-NOT element, the output of which is connected to the control inputs of the first, second and third keys, the information inputs of the first and second keys are combined and connected to the third input of the synchronization block, the fourth output of which is connected to the information input of the third key, the output of which is connected to the synchronization input of the third memory register, the output of the first key is connected to the second input of the And element, the output of the second key is connected to the control input of the key block and to the synchronization input of the second register memory, the adder-subtracter is introduced, the output of which is connected to the information input of the counter, and the control input is connected to the highest bit of the key block, the first input of the adder-subtractor connected to the output of the memory block, and the second input is the input of the generator through which the required average value is input duration of intervals. 1 ill.

Description

Полезная модель относится к вычислительной технике и может быть использована при построении имитационных моделей систем, работающих в условиях случайных возмущений, настройке и эксплуатации различных устройств автоматики.The utility model relates to computer technology and can be used to build simulation models of systems operating in conditions of random disturbances, configure and operate various automation devices.

Известен генератор случайных интервалов с симметричными законами распределения (Патент на полезную модель №156596 от 16.10.2015 г.), работа которого основана на преобразовании случайного числа, распределенного но заданному вероятностному закону, в случайный интервал.A known generator of random intervals with symmetric distribution laws (Utility Model Patent No. 156596 of October 16, 2015), whose operation is based on converting a random number distributed but given a probabilistic law, into a random interval.

Известен генератор случайного полумарковского процесса (SU 1377853 от 07.08.1986), работа которого основана на преобразовании случайного числа, распределенного по заданному вероятностному закону, в случайный интервал.A known generator of a random semi-Markov process (SU 1377853 from 08/07/1986) is known, the operation of which is based on converting a random number distributed according to a given probabilistic law into a random interval.

Наиболее близким по технической сущности к предлагаемому техническому решению является генератор случайного полумарковского процесса, содержащий блок синхронизации, первый выход которого подключен к входу синхронизации первого регистра памяти, выход которого является выходом генератора, выход первого регистра памяти соединен с информационным входом второго регистра памяти, выход которого подключен к первому адресному входу первого блока памяти, второй адресный вход которого соединен с выходом третьего регистра памяти, информационный вход которого соединен с выходом датчика равномерно распределенных случайных чисел, выход первого блока памяти соединен с информационным входом первого регистра памяти, три ключа, элемент ИЛИ-НЕ, второй блок памяти, счетчик, блок ключей, элемент ИЛИ, первый вход которого соединен с вторым выходом блока синхронизации, выход элемента ИЛИ соединен с входом "Опрос" датчика равномерно распределенных случайных чисел, выход которого соединен с информационным входом блока ключей, выход которого соединен с адресным входом второго блока памяти, выход которого соединен с выходом предварительной установки счетчика, счетный вход которого соединен с первым входом блока синхронизации, выход счетчика подключен к входу элемента ИЛИ-НЕ, выход которого соединен с управляющими входами первого, второго и третьего ключей, информационные входы первого и второго ключа объединены и подключены к третьему входу блока синхронизации, четвертый выход которого подключен к информационному входу третьего ключа, выход которого подключен к входу синхронизации третьего регистра памяти, выход первого ключа соединен с вторым входом элемента И, выход второго ключа подключен к управляющему входу блока ключей и к входу синхронизации второго регистра памяти (SU 1377853 от 07.08.1986).The closest in technical essence to the proposed technical solution is a random semi-Markov process generator containing a synchronization unit, the first output of which is connected to the synchronization input of the first memory register, the output of which is the generator output, the output of the first memory register is connected to the information input of the second memory register, the output of which connected to the first address input of the first memory block, the second address input of which is connected to the output of the third memory register, information whose input is connected to the output of the sensor of uniformly distributed random numbers, the output of the first memory block is connected to the information input of the first memory register, three keys, an OR-NOT element, a second memory block, a counter, a key block, an OR element, the first input of which is connected to the second the output of the synchronization block, the output of the OR element is connected to the input "Poll" of the sensor of uniformly distributed random numbers, the output of which is connected to the information input of the key block, the output of which is connected to the address input of the second memory block whose output is connected to the output of the preset counter, the counting input of which is connected to the first input of the synchronization unit, the output of the counter is connected to the input of the OR-NOT element, the output of which is connected to the control inputs of the first, second and third keys, the information inputs of the first and second key are combined and connected to the third input of the synchronization unit, the fourth output of which is connected to the information input of the third key, the output of which is connected to the synchronization input of the third memory register, the output is of the key is connected to the second input of the And element, the output of the second key is connected to the control input of the key block and to the synchronization input of the second memory register (SU 1377853 from 08/07/1986).

Недостатком прототипа, проявляющимся при моделировании случайных интервалов, распределенных по симметричным относительно математического ожидания законам распределения, является высокая стоимость, обусловленная использованием блока памяти неоправданно большого объема и большой разрядности ячеек памяти.The disadvantage of the prototype, which manifests itself in the modeling of random intervals distributed according to the distribution laws symmetric with respect to mathematical expectation, is the high cost due to the use of an unreasonably large memory block and a large capacity of memory cells.

Для достижения высокой точности моделирования распределения вероятностей интервалов количество ячеек памяти должно выбираться достаточно большим. Это существенно удорожает устройство, так как блок памяти является наиболее дорогостоящим элементом стохастических устройств подобного типа, а стоимость изготовления и программирования блоков памяти монотонно растет с увеличением количества ячеек памяти.To achieve high accuracy in modeling the probability distribution of intervals, the number of memory cells should be selected large enough. This significantly increases the cost of the device, since a memory block is the most expensive element of stochastic devices of this type, and the cost of manufacturing and programming memory blocks increases monotonically with an increase in the number of memory cells.

Техническим результатом, получаемым в данном техническом решении, является упрощение генератора случайного полумарковского процесса путем уменьшения количества ячеек блока памяти, в котором задаются длительности моделируемого случайного процесса, в 2 раза и уменьшения их разрядности.The technical result obtained in this technical solution is to simplify the random semi-Markov process generator by reducing the number of memory block cells in which the duration of the simulated random process is set by 2 times and reducing their bit capacity.

Технический результат достигается тем, что в генератор случайного полумарковского процесса с симметричными законами распределения содержащий блок синхронизации, первый выход которого подключен к входу синхронизации первого регистра памяти, выход которого является выходом генератора, выход первого регистра памяти соединен с информационным входом второго регистра памяти, выход которого подключен к первому адресному входу первого блока памяти, второй адресный вход которого соединен с выходом третьего регистра памяти, информационный вход которого соединен с выходом датчика равномерно распределенных случайных чисел, выход первого блока памяти соединен с информационным входом первого регистра памяти, три ключа, элемент ИЛИ-НЕ, второй блок памяти, счетчик, блок ключей, элемент ИЛИ, первый вход которого соединен с вторым выходом блока синхронизации, выход элемента ИЛИ соединен с входом "Опрос" датчика равномерно распределенных случайных чисел, выход которого соединен с информационным входом блока ключей, счетчик, счетный вход которого соединен с первым входом блока синхронизации, выход счетчика подключен к входу элемента ИЛИ-НЕ, выход которого соединен с управляющими входами первого, второго и третьего ключей, информационные входы первого и второго ключа объединены и подключены к третьему входу блока синхронизации, четвертый выход которого подключен к информационному входу третьего ключа, выход которого подключен к входу синхронизации третьего регистра памяти, выход первого ключа соединен с вторым входом элемента И, выход второго ключа подключен к управляющему входу блока ключей и к входу синхронизации второго регистра памяти, введен сумматор-вычитатель, выход которого соединен с информационным входом счетчика, а управляющий вход соединен со старшим разрядом блока ключей, причем первый вход сумматора-вычитателя соединен с выходом блока памяти, а второй вход является входом генератора, через который вводится требуемое среднее значение длительности интервалов.The technical result is achieved by the fact that in the generator of a random semi-Markov process with symmetric distribution laws containing a synchronization unit, the first output of which is connected to the synchronization input of the first memory register, the output of which is the generator output, the output of the first memory register is connected to the information input of the second memory register, the output of which connected to the first address input of the first memory block, the second address input of which is connected to the output of the third memory register, information the path of which is connected to the output of the sensor of uniformly distributed random numbers, the output of the first memory block is connected to the information input of the first memory register, three keys, the OR-NOT element, the second memory block, counter, key block, the OR element, the first input of which is connected to the second output synchronization block, the output of the OR element is connected to the "Poll" input of a uniformly distributed random number sensor, the output of which is connected to the information input of the key block, the counter, the counting input of which is connected to the first input of the sync block onization, the counter output is connected to the input of the OR-NOT element, the output of which is connected to the control inputs of the first, second and third keys, the information inputs of the first and second keys are combined and connected to the third input of the synchronization block, the fourth output of which is connected to the information input of the third key, the output of which is connected to the synchronization input of the third memory register, the output of the first key is connected to the second input of the And element, the output of the second key is connected to the control input of the key block and to the synchronization input and the second memory register, an adder-subtracter is introduced, the output of which is connected to the information input of the counter, and the control input is connected to the highest bit of the key block, the first input of the adder-subtractor connected to the output of the memory block, and the second input is the input of the generator through which the required average value of the duration of the intervals.

Введение новых признаков и связей между ними, отличающих заявленное решение от прототипа, в своей совокупности дает возможность упростить генератор путем использования блока памяти с уменьшенным в два раза количеством ячеек с меньшим количеством разрядов.The introduction of new features and the relationships between them that distinguish the claimed solution from the prototype, in combination, makes it possible to simplify the generator by using a memory unit with half the number of cells with fewer bits.

Сущность технического решения заключается в том, что при моделировании случайных интервалов, распределенных по симметричным относительно математического ожидания вероятностным законам (усеченному Гауссовскому. Коши и т.д.), нет необходимости хранить в блоке памяти все числа из диапазона возможных значений, а достаточно, во-первых, их центрировать и, во-вторых, оставить лишь половину центрированных чисел, например положительных. Первая мера позволяет уменьшить разрядность ячеек блока памяти, а вторая - количество ячеек блока памяти в два раза.The essence of the technical solution lies in the fact that when modeling random intervals distributed according to probabilistic laws symmetric with respect to mathematical expectation (truncated Gaussian, Cauchy, etc.), there is no need to store all numbers from the range of possible values in the memory block, but enough -first, center them and, secondly, leave only half of the centered numbers, for example positive. The first measure allows you to reduce the capacity of the cells of the memory block, and the second - the number of cells of the memory block in half.

Каждое из таких центрированных положительных чисел xi записано в mi ячеек блока памятиEach of these centered positive numbers x i is written in m i cells of the memory block

mi=]2N-1 рi[,m i =] 2 N-1 p i [,

где pi - вероятность появления числа xi в соответствии с законом распределения;where p i is the probability of occurrence of the number x i in accordance with the distribution law;

]•[ - знак округления до целого числа;] • [- rounding to the integer;

N - разрядность датчика равномерно распределенных случайных чисел;N is the bit depth of the sensor evenly distributed random numbers;

N-1 - разрядность адресной шины блока памяти.N-1 - bit width of the address bus of the memory block.

Всего блок памяти содержит 2N-1 ячеек, т.е. в 2 раза меньше, чем общее количество 2N комбинаций на выходе датчика равновероятных случайных кодов. Для половины комбинаций равновероятных кодов (при нулевом уровне в старшем разряде) случайные числа, выбираемые из блока памяти, соответствуют положительной половине центрированного распределения, для другой половины кодов (при единичном уровне в старшем разряде) эти же числа представляются в обратном коде и соответствуют отрицательной половине центрированного распределения. После суммирования полученных чисел с математическим ожиданием, в результате получаются числа с заданным вероятностным распределением, с помощью которых моделируются случайные интервалы.In total, the memory block contains 2 N-1 cells, i.e. 2 times less than the total number of 2 N combinations at the sensor output of equally probable random codes. For half the combinations of equally probable codes (at zero level in the high order) random numbers selected from the memory block correspond to the positive half of the centered distribution, for the other half of the codes (at the unit level in the high order) these numbers are represented in the reverse code and correspond to the negative half centered distribution. After summing the obtained numbers with the mathematical expectation, the result is numbers with a given probability distribution, with which random intervals are modeled.

На фиг. 1 изображена функциональная схема генератора. Генератор случайного полумарковского процесса с симметричными законами распределения стоит из блока 1 синхронизации, датчика 2 равномерно распределенных случайных чисел, регистров 3-6, элемента ИЛИ 7, ключей 8-10, блока 11 ключей, блока 12 памяти, сумматора-вычитателя 13, регистра 14, элемент ИЛИ-НЕ 16. Блок 1 содержит генератор тактовых импульсов и счетчик аналогично прототипу,In FIG. 1 shows a functional diagram of a generator. The generator of a random semi-Markov process with symmetric distribution laws consists of a synchronization unit 1, a sensor 2 evenly distributed random numbers, registers 3-6, an OR element 7, keys 8-10, a key block 11, a memory block 12, an adder-subtractor 13, a register 14 , element OR NOT 16. Block 1 contains a clock and a counter similar to the prototype,

Сумматор-вычитатель 13 в зависимости от сигнала на управляющем входе производит операции сложения или вычитания. Если на управляющем входе сумматора-вычитателя нулевой уровень, то он производит сложение двух кодов, поступающих на его входы, если на управляющем входе единичный уровень, то сумматор-вычитатель вычитает из числа, поступившего на второй вход, число, поступившее на первый вход. (Алексеенко А.Г., Шагурин И.И. Микросхемотехника: Учеб. пособие для ВУЗов под ред. И.Л. Степаненко. - М.: Радио и связь, 1982. - 416 с. (стр. 124)).The adder-subtractor 13, depending on the signal at the control input, performs addition or subtraction. If the control input of the adder-subtracter is zero, then it adds up two codes entering its inputs, if the control input is unity, the adder-subtracter subtracts from the number received at the second input the number received at the first input. (Alekseenko A.G., Shagurin I.I. Microcircuitry: Textbook for universities under the editorship of I.L. Stepanenko. - M .: Radio and communications, 1982. - 416 p. (P. 124)).

Генератор работает следующим образом.The generator operates as follows.

Пусть моделируется случайный процесс с n состояниями. В каждом из состояний процесс может находиться I тактов, причем I - дискретная случайная величина с распределением вероятностей W(I). Вероятности перехода из i-го состояния в к-е заданы матрицей {Рik}, причем

Figure 00000001
, так как по истечении случайного количества тактов, распределенного по закону W(I), процесс из всякого i-го состояния обязательно переходит в новое состояние, номер которого не равен i.Let a random process with n states be modeled. In each of the states, the process can contain I clocks, and I is a discrete random variable with a probability distribution W (I). The probabilities of transition from the ith state to the kth are given by the matrix {P ik }, and
Figure 00000001
, since after a random number of clock cycles distributed according to the law W (I), the process from any i-th state necessarily goes into a new state, the number of which is not equal to i.

Заданная вероятность перехода моделируемого процесса из одного состояния в другое обеспечивается специальной конструкцией блока 4 памяти. Длительность состояний процесса, подчиненная требуемому закону распределения, формируется путем подсчета количества тактов работы генератора в счетчике 14 и сравнения подсчитанного количества с распределенным по заданному закону числом, формируемым на выходе сумматора-вычитателя 13.The specified probability of the transition of the simulated process from one state to another is provided by the special design of the memory unit 4. The duration of the process conditions, subject to the required distribution law, is formed by counting the number of clock cycles of the generator in the counter 14 and comparing the calculated number with the number distributed according to the given law generated at the output of the adder-subtractor 13.

Каждая i-я строка блока 4 памяти содержит 2m ячеек, где m - разрядность случайного числа на выходе датчика 2, причем каждая из них рассчитана на хранение целого числа, не превышающего n. Все 2m ячеек разбиты на n групп таким образом, что количество ячеек аik,

Figure 00000002
в каждой группе пропорционально с коэффициентом 2m значениям вероятностей Pik. расположенных в i-й строке матрицы {Рik}. Другими словами, Pik=aik*2m. В ячейки первой группы записаны номера "1", в ячейки второй группы - номера "2" и т.д. до n. Всего в блоке 4 памяти содержится n строк.Each i-th line of memory block 4 contains 2 m cells, where m is the bit capacity of a random number at the output of sensor 2, and each of them is designed to store an integer not exceeding n. All 2 m cells are divided into n groups in such a way that the number of cells a ik ,
Figure 00000002
in each group proportionally with a coefficient of 2 m to the probability values P ik . located in the i-th row of the matrix {P ik }. In other words, P ik = a ik * 2 m . The cells of the first group contain the numbers "1", the cells of the second group contain the numbers "2", etc. to n. In total, block 4 of the memory contains n lines.

Сигнал с блока 10 открывает блок ключей 11 и подает случайный код от датчика 2 равномерно распределенных случайных кодов на блок памяти 12. Если случайный код, являющийся адресом некоторой ячейки блока памяти 12 имеет в старшем разряде нулевой уровень, то считываемый код из блока памяти 12 поступает на первый вход сумматора-вычитателя 13 и складывается с кодом математического среднего значения длительности интервалов (вход 16), т.к. на управляющем входе сумматора-вычитателя 13 присутствует нулевой уровень. Если же в старшем разряде адреса присутствует единица, то число, считываемое из блока памяти 12, поступает на сумматор-вычитатель 13 и вычитается из кода среднего значения длительности интервалов, поскольку на управляющем входе сумматора-вычитателя присутствует единичный уровень.The signal from block 10 opens the key block 11 and submits a random code from the sensor 2 of evenly distributed random codes to the memory block 12. If the random code, which is the address of some cell of the memory block 12, has a zero level in the high order, then the read code from the memory block 12 arrives to the first input of the adder-subtractor 13 and is added to the code of the mathematical average value of the duration of the intervals (input 16), because at the control input of the adder-subtractor 13 there is a zero level. If a unit is present in the high order of the address, then the number read from the memory block 12 is sent to the adder-subtractor 13 and subtracted from the code of the average value of the duration of the intervals, since there is a unit level at the control input of the adder-subtractor.

Случайное число с выхода сумматора-вычитателя 13 заносится в счетчик 14, где осуществляется преобразование его во временной интервал.A random number from the output of the adder-subtractor 13 is entered in the counter 14, where it is converted into a time interval.

Очевидно, что интервалы времени Ti между сигналами обнуления счетчика 14 будут случайными и распределенными по закону распределения, идентичному закону распределения кодов xi, записанных в блоке памяти 12.Obviously, the time intervals T i between the zeroing signals of the counter 14 will be random and distributed according to the distribution law identical to the distribution law of the codes x i recorded in the memory unit 12.

Таким образом, введение новых признаков позволяет генерировать случайный полумарковский процесс, используя генератор с блоком памяти, имеющим в два раза меньшее количество ячеек, чем в прототипе, а также их меньшую разрядность.Thus, the introduction of new features allows you to generate a random semi-Markov process using a generator with a memory unit that has half the number of cells than in the prototype, as well as their lower capacity.

Регистр 3 предназначен для хранения случайного числа, являющегося номерам (адресом) столбца блока 4 памяти. Регистр 6 предназначен для хранения номера (адреса) строки блока 4 памяти. В регистре 5 хранится считанный из матричной памяти номер состояния генерируемого процесса.Register 3 is designed to store a random number, which is the numbers (address) of the column of the memory block 4. Register 6 is intended for storing the number (address) of a line of memory block 4. Register 5 stores the state number of the generated process read from the matrix memory.

В начальный момент времени до прихода первого тактирующего сигнала от блока 1 регистр 5 устанавливается в начальное состояние, регистры 3, 6 и счетчик 13 устанавливаются в нулевое состояние. На выходе элемента ИЛИ-НЕ появляется "1" и ключи 8-10 открыты. Блок 1 начинает выдавать на своих выходах тактирующие сигналы. Сигнал с второго выхода блока 1 через элемент ИЛИ 7 инициирует работу датчика 2 случайных чисел, на выходе которого появляется m-разрядное двоичное число rt1=Сt12m. Сигнал с четвертого выхода блока 1 через открытый ключ 8 инициирует запись величины Сt1 в регистр 3 памяти. Величина Сt1 ' является номером столбца блока 4 памяти. Сигнал с третьего выхода блока 1 через открытый ключ 10 инициирует запись в регистр 6, хранящуюся в регистре 5 (согласно начальной установке этот номер равен i). По номеру столбца Ct1 и номеру строки (i) в блоке 4 памяти возбуждается ячейка, содержимое которой и будет равно номеру состояния генерируемого процесса. Предположим, что это состояние имеет номер k. Вероятность реализации k-го состояния при условии, что в регистре 6 содержится номер i, будет равна Pik. Действительно, выбор из матричной памяти k-го номера состояния означает, что величина Ct попала в k-ю группу ячеек i-й строки. В k-й группе содержится aik ячеек.At the initial time before the arrival of the first clock signal from block 1, register 5 is set to the initial state, registers 3, 6 and counter 13 are set to zero. "1" appears at the output of the OR-NOT element and keys 8-10 are open. Block 1 begins to produce clock signals at its outputs. The signal from the second output of block 1 through the OR element 7 initiates the operation of the random number sensor 2, at the output of which an m-bit binary number r t1 = С t1 2 m appears. The signal from the fourth output of block 1 through the public key 8 initiates the recording of the value With t1 in the memory register 3. The value of C t1 ' is the column number of the memory block 4. The signal from the third output of block 1 through the public key 10 initiates an entry in register 6 stored in register 5 (according to the initial setting, this number is i). By the column number C t1 and the row number (i) in the memory block 4, a cell is excited whose contents will be equal to the state number of the generated process. Assume that this state has number k. The probability of the kth state, provided that the register i contains the number i, will be equal to P ik . Indeed, the choice of the kth state number from the matrix memory means that the value of C t falls into the kth group of cells of the ith row. The kth group contains a ik cells.

Вероятность того, что равномерно распределенное в интервале [0-1] число примет одно из aik значений, равна aik/2m=Pik.The probability that a number uniformly distributed in the interval [0-1] takes one of a ik values is equal to a ik / 2 m = P ik .

Одновременно с выбором из блока 4 памяти номера состояния сигнал с третьего выхода блока 1 открывает блок 11 ключей и через открытый ключ 9 и элемент ИЛИ 7 инициирует работу датчика 2 случайных чисел. Случайное число Ct1 через блок 11 ключей поступает на вход 12 блока памяти, где преобразуется в число 1, которое заносится в вычитающий счетчик 14. На входе элемента ИЛИ-НЕ 15 появляется "0" и ключи 8-10 закрываются.Simultaneously with the selection of the status number from the memory unit 4, the signal from the third output of the unit 1 opens the key unit 11 and, through the public key 9 and the OR element 7, initiates the operation of the random number sensor 2. The random number C t1 through the key block 11 is input to the memory block 12, where it is converted to the number 1, which is entered in the subtracting counter 14. At the input of the OR-NOT 15 element, "0" appears and the keys 8-10 are closed.

Сигнал с первого выхода блока 1 обеспечивает запись выбранного из блока 4 памяти номера состояния выходного регистра 5, разрядные выходы которого являются выходом всего устройства. Одновременно этот же сигнал поступает на вход счета счетчика 14 и уменьшает его содержимое на единицу. На пятом такте генератора тактирующих сигналов счетчик-делитель блока синхронизации 1 приходит в исходное состояние, и первый такт работы генератора случайного полумарковского процесса с симметричными законами распределения заканчивается.The signal from the first output of block 1 provides a record of the status number of the output register 5 selected from the memory block 4, the bit outputs of which are the output of the entire device. At the same time, the same signal is fed to the input of the counter 14 and decreases its content by one. At the fifth clock cycle of the clock generator, the counter-divider of synchronization block 1 returns to the initial state, and the first clock cycle of the random semi-Markov process generator with symmetric distribution laws ends.

Работа генератора на следующем такте зависит от значения числа, содержащегося в счетчике 14. Если содержимое счетчика равно нулю, то на выходе элемента ИЛИ-НЕ 15 присутствует "1", ключи 8-10 открыты, и работа генератора протекает описанным образом. Если содержимое счетчика больше нуля, то на выходе элемента ИЛИ-НЕ сохраняется "0" и ключи 8-10 закрыты. Сигнал со второго выхода блока управления через элемент ИЛИ 7 инициирует работу датчика 2. Однако сигнал с четвертого выхода блока 1 через закрытый ключ 8 не проходит и содержимое регистра 3 остается таким же, как и на предыдущем такте. Сигнал с третьего выхода блока 1 также не проходит через закрытый ключ 10 и поэтому, во-первых, содержимое регистра 6 остается прежним, во-вторых, случайное число с выхода датчика 2 через блок 11 ключей не проходит на адресный вход блока 12 и не оказывает влияния на содержимое счетчика 14. Сигнал с первого выхода блока 1 уменьшает содержимое счетчика 14 на единицу и инициирует запись в регистр 5 содержимого выбранной на этом такте ячейки блока 4 памяти.The operation of the generator on the next step depends on the value of the number contained in counter 14. If the contents of the counter are zero, then “1” is present at the output of the OR-NOT 15 element, keys 8-10 are open, and the generator operates in the described manner. If the contents of the counter are greater than zero, then “0” is stored at the output of the OR-NOT element and keys 8-10 are closed. The signal from the second output of the control unit through the OR element 7 initiates the operation of the sensor 2. However, the signal from the fourth output of the unit 1 through the private key 8 does not pass and the contents of register 3 remains the same as in the previous clock cycle. The signal from the third output of block 1 also does not pass through the private key 10 and therefore, firstly, the contents of the register 6 remains the same, and secondly, a random number from the output of the sensor 2 through the block 11 of the keys does not pass to the address input of the block 12 and does not influence on the contents of the counter 14. The signal from the first output of block 1 reduces the contents of the counter 14 by one and initiates the recording in the register 5 of the contents of the memory cell of the block 4 selected on this clock.

Поскольку номера столбца и строки, хранящиеся в регистрах 3, 5, не изменились, то считывание произойдет из той же самой ячейки, что и на предыдущем такте, а значит, и номер состояния генерируемого процесса не изменится.Since the column and row numbers stored in registers 3, 5 have not changed, the reading will occur from the same cell as in the previous clock cycle, which means that the status number of the generated process will not change.

Состояние моделируемого процесса на выходе устройства будет оставаться неизменным до тех пор, пока содержимое счетчика 14 больше нуля. Поскольку занесенное в счетчик 14 число распределено по закону W(I), то количество тактов, на которых состояние моделируемого процесса будет неизменным, также распределено по закону W(I).The state of the simulated process at the output of the device will remain unchanged as long as the contents of the counter 14 is greater than zero. Since the number entered in counter 14 is distributed according to the law W (I), the number of clock cycles at which the state of the modeled process will be unchanged is also distributed according to the law W (I).

Технико-экономический эффект от использования полезной модели определяется использованием блока памяти меньшего объема, а следовательно, более дешевого.The technical and economic effect of using a utility model is determined by the use of a smaller memory unit, and therefore, cheaper.

Claims (1)

Генератор случайного полумарковского процесса с симметричными законами распределения, содержащий блок синхронизации, первый выход которого подключен к входу синхронизации первого регистра памяти, выход которого является выходом генератора, выход первого регистра памяти соединен с информационным входом второго регистра памяти, выход которого подключен к первому адресному входу первого блока памяти, второй адресный вход которого соединен с выходом третьего регистра памяти, информационный вход которого соединен с выходом датчика равномерно распределенных случайных чисел, выход первого блока памяти соединен с информационным входом первого регистра памяти, три ключа, элемент ИЛИ-НЕ, второй блок памяти, счетчик, блок ключей, элемент ИЛИ, первый вход которого соединен с вторым выходом блока синхронизации, выход элемента ИЛИ соединен с входом "Опрос" датчика равномерно распределенных случайных чисел, выход которого соединен с информационным входом блока ключей, счетчик, счетный вход которого соединен с первым входом блока синхронизации, выход счетчика подключен к входу элемента ИЛИ-НЕ, выход которого соединен с управляющими входами первого, второго и третьего ключей, информационные входы первого и второго ключа объединены и подключены к третьему входу блока синхронизации, четвертый выход которого подключен к информационному входу третьего ключа, выход которого подключен к входу синхронизации третьего регистра памяти, выход первого ключа соединен с вторым входом элемента И, выход второго ключа подключен к управляющему входу блока ключей и к входу синхронизации второго регистра памяти, отличающейся тем, что в него введен сумматор-вычитатель, выход которого соединен с счетчиком, а управляющий вход соединен со старшим разрядом блока ключей, причем первый вход сумматора-вычитателя соединен с выходом второго блока памяти, а второй вход является входом генератора, через который вводится требуемое среднее значение длительности интервалов.A random semi-Markov random process generator with symmetric distribution laws, comprising a synchronization unit, the first output of which is connected to the synchronization input of the first memory register, the output of which is the generator output, the output of the first memory register is connected to the information input of the second memory register, the output of which is connected to the first address input of the first a memory unit, the second address input of which is connected to the output of the third memory register, the information input of which is connected to the output of the sensor randomly distributed random numbers, the output of the first memory block is connected to the information input of the first memory register, three keys, an OR-NOT element, a second memory block, a counter, a key block, an OR element, the first input of which is connected to the second output of the synchronization block, the output of the OR element connected to the "Poll" input of a uniformly distributed random number sensor, the output of which is connected to the information input of the key block, a counter, the counting input of which is connected to the first input of the synchronization block, the output of the counter is connected to the input OR-NOT element, the output of which is connected to the control inputs of the first, second and third keys, the information inputs of the first and second keys are combined and connected to the third input of the synchronization unit, the fourth output of which is connected to the information input of the third key, the output of which is connected to the synchronization input of the third memory register, the output of the first key is connected to the second input of the AND element, the output of the second key is connected to the control input of the key block and to the synchronization input of the second memory register, characterized in that an adder-subtractor is inserted into it, the output of which is connected to the counter, and the control input is connected to the highest bit of the key block, the first input of the adder-subtractor connected to the output of the second memory block, and the second input is the input of the generator through which the required average interval duration value.
RU2017104243U 2017-02-09 2017-02-09 GENERATOR OF A RANDOM SEMI-MARKOV PROCESS WITH SYMMETRIC DISTRIBUTION LAWS RU170412U1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017104243U RU170412U1 (en) 2017-02-09 2017-02-09 GENERATOR OF A RANDOM SEMI-MARKOV PROCESS WITH SYMMETRIC DISTRIBUTION LAWS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017104243U RU170412U1 (en) 2017-02-09 2017-02-09 GENERATOR OF A RANDOM SEMI-MARKOV PROCESS WITH SYMMETRIC DISTRIBUTION LAWS

Publications (1)

Publication Number Publication Date
RU170412U1 true RU170412U1 (en) 2017-04-24

Family

ID=58641200

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017104243U RU170412U1 (en) 2017-02-09 2017-02-09 GENERATOR OF A RANDOM SEMI-MARKOV PROCESS WITH SYMMETRIC DISTRIBUTION LAWS

Country Status (1)

Country Link
RU (1) RU170412U1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2666617C1 (en) * 2017-07-28 2018-09-11 Нано Во "Имц" Device for modeling the product selection process
RU2759253C1 (en) * 2020-12-01 2021-11-11 Федеральное государственное автономное учреждение "Военный инновационный технополис "ЭРА" Device for probabilistic modeling of the functioning process and optimal assessment of the state of a telecommunications network
RU2815828C1 (en) * 2023-09-05 2024-03-22 Общество с ограниченной ответственностью "НМ-ТЕХ" Pseudorandom number generator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1377853A1 (en) * 1986-08-07 1988-02-28 Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского Random semi-markovian process generator
SU1636994A1 (en) * 1988-12-28 1991-03-23 Войсковая Часть 03425 Semi-markovian process generation device
RU2099781C1 (en) * 1994-11-24 1997-12-20 Военная академия связи Stochastic automation
RU156596U1 (en) * 2015-04-30 2015-11-10 Федеральное государственное бюджетное учреждение "4 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации RANDOM INTERVAL GENERATOR WITH SYMMETRIC DISTRIBUTION LAWS
US20160211848A1 (en) * 2015-01-20 2016-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Driver circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1377853A1 (en) * 1986-08-07 1988-02-28 Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского Random semi-markovian process generator
SU1636994A1 (en) * 1988-12-28 1991-03-23 Войсковая Часть 03425 Semi-markovian process generation device
RU2099781C1 (en) * 1994-11-24 1997-12-20 Военная академия связи Stochastic automation
US20160211848A1 (en) * 2015-01-20 2016-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Driver circuit
RU156596U1 (en) * 2015-04-30 2015-11-10 Федеральное государственное бюджетное учреждение "4 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации RANDOM INTERVAL GENERATOR WITH SYMMETRIC DISTRIBUTION LAWS

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2666617C1 (en) * 2017-07-28 2018-09-11 Нано Во "Имц" Device for modeling the product selection process
RU2759253C1 (en) * 2020-12-01 2021-11-11 Федеральное государственное автономное учреждение "Военный инновационный технополис "ЭРА" Device for probabilistic modeling of the functioning process and optimal assessment of the state of a telecommunications network
RU2815828C1 (en) * 2023-09-05 2024-03-22 Общество с ограниченной ответственностью "НМ-ТЕХ" Pseudorandom number generator

Similar Documents

Publication Publication Date Title
US4953128A (en) Variable delay circuit for delaying input data
RU170412U1 (en) GENERATOR OF A RANDOM SEMI-MARKOV PROCESS WITH SYMMETRIC DISTRIBUTION LAWS
US3787669A (en) Test pattern generator
CN108062289B (en) Fast Fourier Transform (FFT) address order changing method, signal processing method and device
RU156596U1 (en) RANDOM INTERVAL GENERATOR WITH SYMMETRIC DISTRIBUTION LAWS
RU176659U1 (en) ANALOG-DIGITAL CONVERTER
SU991421A1 (en) Random number generator
SU922765A1 (en) Device for determining probability distribution laws
SU1651293A1 (en) Digital data link simulator
SU1278842A1 (en) Random markovian process generator
SU739516A1 (en) Interface
SU1377853A1 (en) Random semi-markovian process generator
Coleman The spectral products created by nonlinear intersymbol interference in NRZ data
SU362291A1 (en) DEVICE FOR MODELING HOMOGENEOUS FINAL CHAINS OF MARKOV
SU1111159A1 (en) Random process generator
SU1661788A1 (en) Digital communication channel simulator
KR950011034B1 (en) Random number generating combination logic circuit
RU2116670C1 (en) Information search engine
SU468251A1 (en) Device for modeling error stream in discrete communication channels
SU610174A1 (en) Logic storage
RU1820394C (en) Device for permutation exhaustive search
SU1084813A1 (en) Device for automatic checking of random number generator
RU2130644C1 (en) Device for information retrieval
RU2029434C1 (en) Device for formation of remainder by arbitrary modulus of number
RU158420U1 (en) NONSTATIONARY RANDOM PULSE FLOW GENERATOR

Legal Events

Date Code Title Description
MM9K Utility model has become invalid (non-payment of fees)

Effective date: 20180210