SU968892A2 - Формирователь импульсов - Google Patents
Формирователь импульсов Download PDFInfo
- Publication number
- SU968892A2 SU968892A2 SU813238452A SU3238452A SU968892A2 SU 968892 A2 SU968892 A2 SU 968892A2 SU 813238452 A SU813238452 A SU 813238452A SU 3238452 A SU3238452 A SU 3238452A SU 968892 A2 SU968892 A2 SU 968892A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- bus
- trigger
- pulse
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
1
Изобретение относитс к радиотехнике и может быть использовано в устройствах автоматики и вычислительной техники.
По основному авт.св. № известен формирователь импульсов, который содержит первый, второй триггеры, элемент И-НЕ, врем задающую RC-цепь, причем первый вход первого триггера соединен с первым входом элемента,И-НЕ, второй вход которого соединен с выходом первого триггера, второй вход которого соединен с выходом второго триггера, первый вход которого соединен с выходом элемента И-НЕ, вход инвертора соединен с выходом элемента И-ИЕ, а выход через врем задающую RC-цепь подключен ко второму входу второго триггера tl .
Недостатком известного формировател вл етс невозможность получить на разных выходах неперекрывающиес во времени импульсы, что сужает
функциональные возможности данного формировател .
Целью изобретени вл етс расширение функциональных возможностей.
Поставленна цель достигаетс тем, что в формирователе импульсов третий вход первого триггера подключен к выходу элемента И-НЕ, третий вход которого подключен к выходу второго триггера.
На чертеже приведена функциональto на электрическа схема формировател импульсов.
Формирователь импульсов содержит триггер 1, выполненный на элементах И-НЕ 2 и 3 триггер , выполненный
15 на элементах И-НЕ 5 и 6, элемент И-НЕ 7 врем задающую RC-цепь, образованную резистором 8 и конденсато-г дом 9 инвертор 10. Резистор 8 шун2Q . тирован диодом 11. Первый вход триггера 1 соединен с первым входом элемента И-НЕ 7. Второй вход элементу И-НЕ 7 соединен с выходом триггера
I. Второй вход триггера 1 соединен с выходом триггера . Первый вход триггера k соединен с выходом элемента И-НЕ 7. Вход инвертора 10 соеинен с выходом элемента И-НЕ 7. Вход инвертора 10 соединен с выходом элемента И-НЕ /. Выход инвертора 10 через врем задающую RC-цепь подключен к выходу элемента И-НЕ 7. Третий вход элемента И-НЕ 7 подключен к выходу триггера k. Входна шина 12 подключена к пе рвому входу триггера 1. Выходна шина 13 подключена ко второму выходу триггера 4. Выходна шина 14 подключена к выходу элемента И-НЕ 7. Выходна шина 15 подключена к выходу триггера 1.
Формирователь импульсов работает следующим образом.
В исходном состо нии на входной шине 12, на выходнойшине 13 и на выходе инвертора 10 присутствует нулевой , логический уровень, при котором конденсатор 9 разр жен, а на выходных шинах 14 и 15 присутствует единичный логический уровень.
При поступлении на входную шину 12 единичного логического уровн триггер 1 не измен ет своего состо ни и управл емый сигналом элемент И-НЕ 7 переключаетс в нулеБс)ЭБ состо ние . На шине 14 устанавливаетс нулевой логический уровень. На выходе элемента И-НЕ 5 устанавливаетс единичный логический уровень, поступающий на шину 13. На шине 15 по прежнему присутствует единичный логический уровень, поддерживаемый нулевым логическим уровнем с выхода элементов И-НЕ 3 и 7- Конденсатор 9 начинает зар жатьс . При увеличении напр жени на входе элемента И-НЕ 6 до величины его переключени он переключаетс и нулевой логический уровень с его выхода поступает на вход элементов И-НЕ 3 и 7 и не переключает в единичное состо ние. На шине 14 формируетс задний фронт выходного импульса. Переключение элементов И-НЕ 3 и 7 в единичное состо ние вызывает переключение элемента И-НЕ 2 в нулевое состо ние, который дополнительно блокирует элементы И-НЕ 3 и 7. что приводит к их скачкообразному запиранию. На шине 15 формируетс передний фронт выходного импульса. Триггер 4 при этом не измен ет своего состо ни и на выходной шине 13 по-прежнему присутствует нулевой логический уровень. В то же врем переключаетс инвертор 10 и на его выходе устанавливаетс , напр жение логического нул . Начинаетс разр д конденсатора 9. По вление на входной шине 12 нулевого логического уровн не оказывает вли ни на сигнал, формируемый на шине 13, но-на выходной шине 15 формируетс 0 единичный логический уровень. При уменьшении напр жени на входе элемента И-НЕ 6 до величины порога его переклЮчени триггер 4 переключаетс и на выгодной шине 13 формируетс 5 нулевой логический уровень. По окон- « чании импульсов на шинах 13 и 15 формирователь импульсов приходит в исходное состо ние.
Последовательно с диодом 11 можно 0 включать резистор, измен величину сопротивлени которого можно управл ть стабильностью длительности импульса , формируемого по шине 13,и временем восстановлени формировател .
Таким образом, в течение длительности входного импульса на выходных шинах 14 и 15 формируетс по импульсу , причем момент по влени импульса . на шине 14 определ етс моментом, по влени входного импульса на шине 12, момент окончани импульса на шине 15 определ етс моментом окончани входного импульса на шине 12 и формируемые на шинах 14 и 15 импульсы разделены между собой во времени на врем переключени логического элемента И-НЕ 2.
Длительность импульсов, формируемых на шине 13 может быть как больше , так и меньше длительности входных импульсов, поступающих на шину 12.
Формирователь формирует в течение длительности входного импульса два неперекрывающихс во времени выходных импульса. Один импульс следует за другим через промежуток времени, определ емый задержкой сигнала элементом И-НЕ 2.
Однин из -примеров использовани предложенного формировател вл етс применение его в системах двухтактной синхронизации цифровых устройств.
Другим примером использовани формироватёл вл етс применение его, например, в устройствах отображени информации дл подсвета на экране информации определенного типа, а такуправл ющих сигналов в коммутационных устройствах.
Предложенный формирователь, кроме того, можно использовать дл формировани парных импульсов, если шину Il и шину 15 объединить по схеме И, При этом на выходе схемы И образуютс два парных импульса, которые также могут найти применение в различны устройствах обработки информации.
Таким образом, предложенный формирователь по сравнению с известным обеспечивает положительный эффект.
альных возможностей.
Claims (1)
1. Авторское свидетельство СССР № , кл. Н 03 К 5/01, 1977.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU813238452A SU968892A2 (ru) | 1981-01-16 | 1981-01-16 | Формирователь импульсов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU813238452A SU968892A2 (ru) | 1981-01-16 | 1981-01-16 | Формирователь импульсов |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU764108 Addition |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU968892A2 true SU968892A2 (ru) | 1982-10-23 |
Family
ID=20939595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU813238452A SU968892A2 (ru) | 1981-01-16 | 1981-01-16 | Формирователь импульсов |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU968892A2 (ru) |
-
1981
- 1981-01-16 SU SU813238452A patent/SU968892A2/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4774479A (en) | Phase locked loop circuit | |
| SU968892A2 (ru) | Формирователь импульсов | |
| US4105980A (en) | Glitch filter circuit | |
| EP0415047B1 (en) | Precision timing circuit | |
| RU2008758C1 (ru) | Управляемый генератор импульсов | |
| SU764108A1 (ru) | Формирователь импульсов | |
| SU758501A1 (ru) | Устройство дл синхронизации импульсов | |
| US5093584A (en) | Self calibrating timing circuit | |
| US4164712A (en) | Continuous counting system | |
| SU1043820A1 (ru) | Формирователь импульсов | |
| SU1018215A1 (ru) | Формирователь импульсов | |
| SU999145A1 (ru) | Формирователь импульсов | |
| SU930629A1 (ru) | Селектор импульсов по длительности | |
| SU947940A1 (ru) | Устройство дл формировани серий импульсов с регулируемыми длительност ми импульсов и интервалов между ними | |
| SU930595A1 (ru) | Одновибратор | |
| SU1069138A1 (ru) | Триггерное устройство | |
| JP2586712B2 (ja) | 非同期信号選択回路 | |
| SU790224A1 (ru) | Устройство дл синхронизации импульсов | |
| SU1226625A1 (ru) | Формирователь импульсов | |
| SU1401582A1 (ru) | Формирователь одиночного импульса | |
| SU746891A1 (ru) | Формирователь импульсов по положительному и отрицательному перепадам сигнала | |
| SU1190491A1 (ru) | Формирователь одиночного импульса | |
| SU1167729A2 (ru) | Делитель частоты импульсов | |
| SU961129A1 (ru) | Селектор импульсов по частоте следовани | |
| SU1265941A1 (ru) | Преобразователь посто нного напр жени |