Изобретение относитс к автоматике и вычислительной технике и может быть использовано в синтезаторах и анализаторах сложных сигналов различ ного назначени , в частности дл формировани и обработки многочастот ных сигналов в многоканальных модел х или дл формировани широкополосных сигналов с псевдослучайным за коном изменени его параметров. Известен цифровой генератор синусоидальнь1х колебаний, содержащий задающий генератор, счетчик, дешифратор и блок пам ти. В этом генераторе блок пам ти представлен посто нным: запоминающим устройством (ПЗУ) и пре назначен дл хранени отсчетов синусоидального сигнала 1. Известен цифровой генератор базис ных функций, содержащий тактовый генератор , блок задани параметров, накапливающий сумматор/ делитель час тоты, блок преобразовани пр мого кода в инверсный, блок По1м ти, сумматор по модулю два и блок формировани адреса, состо щий из восьми су маторов по модулю 2 (h - целое положительное число)2J.. Недостаток известных генераторов состоит в том, что при генерировании базисных функций, с периодом , не Кра ным 2, необходимо хранить в блоке пам ти отсчеты.базисной функций как минимум дл половины ее периода и, таким образом, требуетс блок пам ти большой емкости. Целью изобретени вл етс упрощение цифрового генератора базисных функций. Поставленна цель достигаетс тем, что цифровой генератор базисных функций , содержащий тактовый генератор, блок задани парметров, накапливеиощий . сумматор, делитель частоты, первый и второй коммутаторы, блок преобразованй пр мого кода в инверсный, блок пам ти, сумматор по модулю два, причем выход числа составл ющих группового сигнсша -блока задани параметров подключен к входу .накапливающего сумматора, выход которого подключен к, управл ющему входу делител частоты, выход делител частоты подключен к управл ющему входу первого коммутатора, первый выход тактово.го генератора подключен к информационному входу делител частоты, к управл ющему входу второго коммутатора и к тактовому входу блока преобразовани пр мого кода в инверсный, первый вход сумматора по модулю два соединен с управл ющим входом блока прео-бразозани пр мого кода в инверсный , выход которого подключен к адресному входу блока пам ти, второй вход и выход сумматора по модулю два подключены к информационным входам второго коммутатора,выход блока пам ти и выход второго коммутатора вл ю с .соответственно информационным и знаковым выходами цифрового гейерато ра базисных функций ,содержит восемь сумматоров по модулю ( дискретное представление периода базисньлх функций; h - целое положитель ное число; г О ,1,... , - числ запрещенных состо ний) и многовходовый сумматор, причем выход параметра частоты, выход параметра разноса час тоты составл ющих группового сигнала выход параметра фазы группового сигнала и выход параметра задержки груп пового сигнала блока задани парамет ров подключены к первому входу соответственно первого, второго, третьег и четвертого сумматоров по модулю 2 - 4г, выход первого сумматора по модулю 2 - 4г подключен ,к его второму входу и к второму входу третьего сумматора по модулю . 2 г 4г / выход второго сумматора по модулю подключен к его второму входу и к второму входу четвертого сумматора по модулю 2 - 4г, выход третьего и выход четвертого сумматоров по модулю подключены к первым входам п того и шестого сумматоров по модулю соответственно, выход п того сумматора по модулю 2 -4г подключен к его второму входу и первому ин формационному входу первого коммутатора , выход шестого сумматора по модулю подключен к его второму входу и к первому входу седьмого сум матора по модулю 2 -4г, второй вход которого подключен к выходу первого коммутатора, выход седьмого сумматора по модулю подключен к второму информационному входу первого коммутатора и к первому входу восьмого сумматора по модулю 2 -4г, второй вход воторого подключен к выходу параметра фазы отдельных базисных функций блока задани параметров,выход восьмого сумматора по модулю поразр дно (разр ды с нулевого по h-1-й) соединен с параллельным h-разр дным входом многовходового сумматора, выходы (h-1)-го и (h-2)-г разр дов восьмого сумматора по модулю подключены к входам занесени слагаемых 2г и г соответственно в многовходовый сумматор, выходы раз р дов с нулевого по (Ь-З)-й многовходового сумматора подключены к входам соответствующих разр дов блока преобразовани пр мого кода в инверсный , выходы (h-2)-ro и (h-l)-ro разр дов многовходового сумматора подключены соответственно к первому и второму входам сумматора по модулю два, первый выход тактового генератора подключен к тактовому входу седьмого сумматора по модулю , второй выход тактового генератора к тактовым входам восьмого сумматора по модулю и многовходового сумматора, выход делител частоты подключен к тактовым входам первого, второго, третьего, четвертого, п того и шестого сумматоров по модулю . Кроме того, сумматор по модулю 2 -4г содержит h-разр дный сумматор (разр ды с нулевого по h-.l-й) , первый и второй (h-2)-разр дные сумматоры (разр ды со второго по h-1-й) , регистр и Элемент И}Ш, причем первый и второй входы h-разр дного сумматора вл ютс первым и вторьам входом сумматора по модулю , выходы разр дов со второго по (Ь-1)-й h-разр дного сумматора подключены к первым входам одноименных разр дов первого и второго (h-2)-разр дных сумматоров, вторые входы разр дов первого (h-2)разр дного сумматора соединены систочником посто нного двоичного кода числа 4г, выходы переноса h-разр дного и первого (h-2)-разр дного сумматоров через элемент ИЛИ подключены к вторым входам тех разр дов второго (h-2)-разр дного сумматора, номера которых совпадают с номерами единичных разр дов в двоичном коде числа 4г, выходы нулевого и первого разр дов h-разр дного сумматора и выходы разр дов второго ()-разр дного сумматора подключены к входам одноименных разр дов регистра, выходы которого вл ютс выходами разр дов сумматора по-модулю . На фиг, 1 представлена функциональна схема цифрового генератора базисных функций; на фиг. 2 - функциональна схема сумматора по модулю . Генератор базисных функций содержит блок 1 задани параметров, накапливающий сумматор 2, делитель 3 частоты, первый коммутатор 4, тактовый генератор 5, второй коммутатор б, блок 7 преобразовани пр мого кода в инверсный, блок 8 пам ти, сумматор 9 по модулю два, сумматоры 10-17 по модулю , многовходовый сумматор 18, Сумматор по модулю содержит,h-разр дный сумматор 19, (h-2)-разр дные сумматоры 20 и 21, регистр 22, элемент ИЛИ 23, Генератор базисных функций работает следующим об ра 3 ом. Число М генерируемых пар (синфазна и квадратурна ) составл ющих группового сигнала (общее число базисных функций 2М) хранитс в накопительном- сумматоре 2 и может измен тьс под действием управл ющего сигнала ± лМр, поступающего с одного из выходов блока 1 задани параметров; Цифровые образцы выборок, рассчитанные дл дискретных фаз 2Лг . при г нечетном, ,1,,...,|( )-1 ji(l+2g) при г четном. в пределах первой четверти периода синусоиды хран тс в блоке 8 пам ти (ПЗУ). Такое расположение выборок позвол ет, управл адресом, измен фазу базисных функций на любые вели чины с точностью до 211-4г Общее выражение развертки адресов поступающих на параллельный вход мно говходового сумматора 18, определ етс следующим равенством«nm №n-l i ..S)x Ki)xi ViJaV + ((t,., 1.ДС,), I ЛС.). С„.,„.±.ас. где ± - знак суммировани по моду лю 2 -4г; п - текуща координата дис кретного времени; m - текущий номер базисной функции в интервале строчной развертки; индексы х,у,i,j,q характеризуют моменты воздействи команд управлени , привод щих к очеред . ному изменению данного параметра, .и вл ютс текущими номерами кадров развертки, внутри которых этот параметр остаетс неизменным; kj(kx. ± +,3k х и ,j.t4Cy - значени гармонических коэффициентов после очередного их изменени в начале кадров х .и у, характеризующих .значение частоты первой (по оси частот) функции и разноса частот между соседними функци ми соответственно; o.Y., лс-у, xik , Cj - приращени , получаемые этими коэффициентами в независимые моменты времени (в начале любой стро ки развертки) ; приращение адреса в начале первой строки q-ro кадра развертки. Интервал одной строки рагвертки определ етс континуумом адресов образцов мгновенных значений всех составл ющих одной выборки группового сигнала.Интервал одного кадра разверт заключен между моментами изменени одного из параметров выходного сигнала Следовательно, интервалы кадров развертки x,y,i,j,q дл различных параметров в общем случае не совпадают (по длительности, началу или концу кадра). Частота строк f задаетс на выходе делител 3 частоты, развертка адресов синфазных (квадратурных) со ставл ющих осуществл етс с частотой (на выходе сумматора 16), а i всех составл ющих - с частотой 2М(на выходе сумматора 17) и синхронизируетс импульсами с первого и второго выходов тактового генератора 5. Квадратурна составл юща формируетс посредством изменени фазы синфазной составл ющей на угол, равный -х , что эквивалентно инвертированию символов адреса, поступающих на вход блока 7 преобразовани пр мого кода и инверстный. Эта операци осуществл етс в блоке 7 во второй и четвертой четверт х периода синусоиды, что необходимо дл согласовани правила формировани адреса с законом изменени абсолютных значений выборок на всем периоде синусоиды. Рассмотрим последовательность операций формировани ащресов, а при отсутствии команд управлени , что соответствует случаю генерировани базисных функций с неизменньми параметрами (с текущей фазой)-, В исходном состо нии коммутатор 4 находитс в положении а и на выходах блоков присутствуют следующие сигналы: сумматор 10 - сигнал kx; сумматор 11 сигнал kxi kx±0; сумматор 12 - сигнал .-t-k ; сумматор 13 - сигНсш с,; сумматор 14 - сигнал .,+-0; сумматор 15 -, сигнсш ,+С.,У ; сумматор 16 - сигнал a. сигналы на выходах блока 1 отсутствуют. Очередность следовани операций дл п-й строки представлена следующими выражени ми: дл первого злемента строки ( коммутатор 4 в положение а, стираетс сигнал а(п-1)м) , (kn.+kx ) + (Cn.i +c.,j) дл последующих элементов строки (,3,4,...,М; коммутатор в положении 5; режим накоплени ) га П1 -а„1 + (М-1) Т и так далее. Очевидно, что формирование с1дресов на выходе сумматора 16 при наличии команд управлени uk, дс,у, лсj , Ak осуществл етс по аналогичным алгоритмам с учетом приращений, определ емых командами управлени : а)при поступлении команды измен ютс частоты всех базисных функций на одинаковую величину idf «пш (Vi )х n-.Jm MS Cn.i)nn.-. б)при поступлении команды ±лсу измен етс разнос частоты между всеми соседними базисными функци ми на одинаковую величину ±лР «пт-- (Ч -i) (S-1 n-ilnn, ; в)при поступлении команды измен етс фаза колебани групповог сигнала (фаза колебани каждой составл ющей измен етс на одинаковый угол ±лЮ пп. (() Мп-. г (S rCn-iW г)при поступлении команды -tuCy измен етс врем задержки групповог сигнала на ±лТо (где- TQ - период основной частоты) ,.(К„ К„.,)„,(С,,(.,, t4C) С„.,„„. Каждый элемент строки развертки в ходных сигналов сумматора 16 состои из двух подэлементов - синфазна и квадратурна составл юща строки ра вертки выходных сигналов сумматора 17 (всего 2М подэлементов в интерва ле одной строки развертки). При поступлении команды ± а осу ществл етс зависимое изменение фаз колебаний любых составл ющих группо вого сигнала nn м -ап„ ± ла rvm Значени приращений дКх и дс за поминаютс иучитываютс во всех по следующих строках развертки, а прира щени ik и лс учитываютс только в той строке, в начале которой они по ступили. Этим и определ етс различие конечного результата их воздействи на изменение параметров выходного сигнала. Приращени и и а J присутству ют во всех строках развертки кадра q повтор сь (рециркулиру ) в каждой строке и своем подэлементе. Отрицательные приращени ввод тс на вход сумматора по модулю 2 -4г в дополнительном коде к модулю 2 -4г, определ емом следующим выраже нием; - |лх1. При необходимости ..одновременного изменени нескольких парс1метров выходного сигнала в начале строки ввод тс одновременно соответствующие приращени . Операци суммировани по модулю 2 -4г выполн етс следующим образом (фиг. 2) . При наличии чисел на входах сумма тора 19 анализируютс его выходные сигналы на разр дах с весами от 2 до f поступающие на первый вход сумг атора 20. Так как на второй вход сум1/1атора 20 посто нно подключено число, равное 4г, то при выходных сигналах сумматора 1, составл ющих любую запрещенную комбинацию (число от до ) , на его выходе па-. реноса присутствует сигнал случа х, когда сумма входных чисел сигнал превышает значение присутствует на выходе переноса сумматора 19, Сигналы переноса поступают на входы элемента ИЛИ 23, выходной сигнал которого с весом 4г кор.ректирует период пересчета h-разр дного периодического накопител до значени , равного . Регистр 22 обеспечивает . задержку (запоминание) выходного результата на один такт. Многовходовый сумматор 18 преобразует параллельный h-разр дный выходной код сумматора 17 по модулю , суммиру его с числом ir+д, где i-номер четверти периода базисной функции () , Г г/2 при четном г г:/2 ± 0,5 при нечетном г. Благодар такому преобразованию развертки адресов оказываетс возможным хранить в блоке 8 пам ти отсчеты базисной функции лишь дл одной четверти периода и воспроизводить .по ним значение базисной функции дл любой фазы колебаний. Предлагаемое изобретение позвол ет уменьшить емкость блока пам ти дл тех случаев, когда период колебаний представл етс числами, не кратными 2(h - целое число). .Формула изобретени 1. Цифровой генератор базисных функций, содержащий тактовый генератор , блок задани параметров, накапливающий сумматор, делитель частоты, первый и второй коммутаторы, блок преобразовани пр мого кода в инверсный , блок пам ти, сумматор по модулю два, причем выход числа составл ющих группового сигнала блока задани параметров подключен к входу накапливающего сумматора, выход которого подключен к управл ющему входу делител частоты, выход делител частоты подключен к управл ющему входу первого коммутатора, первый выход тактового генератора подключен к информационному входу делител частоты, к управл ющему входу второго коммутатора и к тактовому входу блока преобразовани пр мого кода в инверсный, первый вход сумматора по модулю два соединен с управл ющим входом блока преобразовани пр мого кода в инверсный , выход которого подключен к адресному входу блока пам ти, второй вход и выход сумматора по модулю два подключены к информационным входам второго коммутатора, выход блока пам ти и выход второго коммутатора вл ютс соответственно информационным и знаковым выходами цифрового генератора базисных функций, отли чающийс тем, что, с целью упрощени цифрового генератора базисных функций, он содержит восемь (Сумматоров по модулю ( дискретное представление периода базисных функций; h - целое положитель ное число; г О,1,..., - числ запрещенных состо ний; и многовходовый сумматор, причем выход параметра частоты, выход параметра разноса частоты составл ющих группового сигнала выход параметра фазы группового сигнала и выход параметра задержки группового сигнала блока задани параметров подключены к первому входу соответственно первого, второго, третьего и четвертого сумматоров по модулю 2 -4г, выход первого сумматора по мо дулю 2 -4г подключен к его второму входу и к второму входу третьего сумматора по модулю , вцход вто рого сумматора по модулю подключен к его второму входу и к второму входу четвертого сумматора по модулю , выход третьего и выход четвертого сумматоров по модулю подключены к первым входам п того и шестого сумматоров по модулю соответственно, выход п того сумматора по модулю подключен к его второму входу и к первому информационному входу первого коммутатора, вы ход шестого сумматора по модулю подключен к его второму входу и к пер вому входу седьмого сумматора по модулю , второй вход которого подключен к выходу первого коммутатора, выход седьмого сумматора по модулю 211-4г подключен к второму информационному входу первого коммутатора и к первому входу восьмого сумматора по модулю 2Ь-4г, второй вход которого . подключен к выходу параметра фазы отдельных базисных функций блока задани параметров, выход восьмого сумматора по модулю поразр дно (разр ды с нулевого по h-1-й) соединен с параллельным Ь-разр дньм входом многовходового сумматора, выхЬды (h-l)-ro и (h-2)-ro разр дов восьмого сумматора по модулю подключены к входам занесени слагаемых 2г и г соответственно в многовходовый сумматор, выходы разр дов с нулевого по (Ь-З)-й многовходового сумматоре подключены к входам соответствующих разр дов блока преобразовани пр мого кода в инверсный, выходы (h-2)-ro и (h-l)-ro разр дов многовходового сумматора подключены соответственно к первому и второму входам сумматора по модулю два, первый выход тактового генератора подключен к тактовому входу седьмого сумматора по модулю , второй выход тактового генератора - к тактовым входам восьмого сумматора по модулю 2 -4г и многовходового сумматора, выход делител частоты подключен к тактовым входам первого, второго, третьего, четвертого, п того и шестого сумматоров по модулю . 2. Устройство по п. 1, отличающеес тем, что сумматор по модулю содержит h-разр дный (Сумматор (разр ды с нулевого по h-1-й), первый и второй (h-2)-разр дные сумматоры (разр ды со второго по h-1-й), регистр и элемент ИЛИ, причем первый и второй входы h-разр дного сумматора вл ютс первым и вторым входом сумматора .по модулю 2 -4г, выходы разр дов со второго по h-1-й h-разр дного сумматора подключены к первым входам одноименных 15азр дов первого и второго (h-2)разр дных сумматоров, вторые входы разр дов первого (h-2)-разр дного сумматора соединены с источником посто нного двоичного кода числа 4г, выходы переноса h-разр дного и первого (h-2)-разр дного сумматоров через элемент ИЛИ подключены к вторым входам тех разр дов второго (h-2)- разр дного сумматора, номера которых совпадают с номерами единичных разр дов в двоичном коде числа 4г, выходы нулевого и первого разр дов h-разр дного сумматора и выходы разр дов второго (h-2)-разр дного сумматора подключены к входам одноименных разр дов регистра, выходы которого вл ютс выходами разр дов сумматора по модулю . Источники информации, прин тые во внимание при экспертизе 1.Приборы, элементы автоматики и вычислительной техники. Экспрессинформаци , 1976, № 31, с. б.