JPS5829886B2 - 多相信号発生器 - Google Patents
多相信号発生器Info
- Publication number
- JPS5829886B2 JPS5829886B2 JP52154646A JP15464677A JPS5829886B2 JP S5829886 B2 JPS5829886 B2 JP S5829886B2 JP 52154646 A JP52154646 A JP 52154646A JP 15464677 A JP15464677 A JP 15464677A JP S5829886 B2 JPS5829886 B2 JP S5829886B2
- Authority
- JP
- Japan
- Prior art keywords
- readout
- analog
- signals
- signal generator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
この発明は、周波数が同一で位相が異なる多相のアナロ
グ波形信号を発生するための多相信号発土器に関し特に
電子楽器のアンサンフル効果回路などにおいて必要とさ
れる一組の制御信号を供給する手段として使用するに好
適なＩＣ（集積回路）化可能な且つ構成簡単なデジタル
式多相信号発生器に関する。
グ波形信号を発生するための多相信号発土器に関し特に
電子楽器のアンサンフル効果回路などにおいて必要とさ
れる一組の制御信号を供給する手段として使用するに好
適なＩＣ（集積回路）化可能な且つ構成簡単なデジタル
式多相信号発生器に関する。
従来、この種の多相信号を発生するための回路構成とし
ては、正弦波発振器の出力を各々所定の移相量が定めら
れた複数の移相回路に供給し、各各の移相回路から並列
的に多相信号を発生させるようにしたものが知られてい
た（例えば、特公昭５２−３８８８８号公報参照）。
ては、正弦波発振器の出力を各々所定の移相量が定めら
れた複数の移相回路に供給し、各各の移相回路から並列
的に多相信号を発生させるようにしたものが知られてい
た（例えば、特公昭５２−３８８８８号公報参照）。
しかしながら、この種の従来回路はアナログ信号処理方
式であるため、全体として大型且つ複雑で、ＩＣ化に適
しているとは言い難い。
式であるため、全体として大型且つ複雑で、ＩＣ化に適
しているとは言い難い。
この発明の目的は、ＩＣ化するのに好適な且つ構成簡単
なデジタル式の多相信号発生器を提供することにある。
なデジタル式の多相信号発生器を提供することにある。
この発明による多相信号発生器は、クロックパルスを反
復的に計数して多数の出力端に順次パルスを送出する順
次パルス発生回路と、この回路からの順次パルスを異な
る態様で組合せて所望相数に対応する複数群の番地指定
信号を形成する番地指定回路とを設け、この番地指定回
路からの複数群の番地指定信号に応じてアナログ情報メ
モリから位相を異にして複数の波形を読出すようにした
ことを特徴とするものである。
復的に計数して多数の出力端に順次パルスを送出する順
次パルス発生回路と、この回路からの順次パルスを異な
る態様で組合せて所望相数に対応する複数群の番地指定
信号を形成する番地指定回路とを設け、この番地指定回
路からの複数群の番地指定信号に応じてアナログ情報メ
モリから位相を異にして複数の波形を読出すようにした
ことを特徴とするものである。
以下、添付図面に示す実施例についてこの発明を詳述す
る。
る。
第１図は、この発明による多相信号発生器の基本的構成
を一例として３相信号発生の場合について示すもので、
１００はクロックパルスＣＰを発生するクロックパルス
発生器、１２０はクロックパルスＣＰを反射的に計数し
て多数の出力端に順次パルスＰを送出する順次パルス発
生回路、１３０は順次パルス発生回路１２０からの順次
パルスＰを異なる態様で組合せて３群の番地指定信号Ｑ
ｌ。
を一例として３相信号発生の場合について示すもので、
１００はクロックパルスＣＰを発生するクロックパルス
発生器、１２０はクロックパルスＣＰを反射的に計数し
て多数の出力端に順次パルスＰを送出する順次パルス発
生回路、１３０は順次パルス発生回路１２０からの順次
パルスＰを異なる態様で組合せて３群の番地指定信号Ｑ
ｌ。
Ｑ２．Ｑ３を形成する番地指定回路、２００は３つの読
出出力端子０１，０２，０３を有し番地指定信号ＱＬ
Ｑ２．Ｑ３に応じて異なる位相で記憶波形が読出される
アナログ情報メモリである。
出出力端子０１，０２，０３を有し番地指定信号ＱＬ
Ｑ２．Ｑ３に応じて異なる位相で記憶波形が読出される
アナログ情報メモリである。
順次パルス発生回路１２０は、−例として、クロックパ
ルスＣＰを反復的に計数するカウンタと、このカウンタ
の計数出力をデコートするデコーダとで構成され、デコ
ーダの多数の出力端からは、順次パルスＰを取出すこと
ができる。
ルスＣＰを反復的に計数するカウンタと、このカウンタ
の計数出力をデコートするデコーダとで構成され、デコ
ーダの多数の出力端からは、順次パルスＰを取出すこと
ができる。
なお、順次パルス発生回路１２０はリングカウンタで構
成することもできる。
成することもできる。
番地指定回路１３０は、−例として、順次パルスＰの受
信態様を異にする複数群のＯＲゲートで構成され、これ
ら複数群のＯＲゲートからは、３相波形読出用の３群の
番地指定信号ＱＬＱ２゜Ｑ３を取出すことができる。
信態様を異にする複数群のＯＲゲートで構成され、これ
ら複数群のＯＲゲートからは、３相波形読出用の３群の
番地指定信号ＱＬＱ２゜Ｑ３を取出すことができる。
なお、番地指定回路１３０は、順次パルス発生回路１２
０の多数の出力端に対する接続態様を異にする複数群の
配線によって構成することもでき、あるいはＲＯＭ（リ
ード・オンリイ・メモリ）によって構成することもでき
る。
０の多数の出力端に対する接続態様を異にする複数群の
配線によって構成することもでき、あるいはＲＯＭ（リ
ード・オンリイ・メモリ）によって構成することもでき
る。
アナログ情報メモリ２００は所望のアナログ波形の多数
のサンプル点の瞬時値に対応したアナログ電圧をそれぞ
れの番地に発生するアナログ電圧発生回路をそなえてお
り、このアナログ電圧発生回路は所要のアナログ電圧の
一群を発生すべく各番地に対応する電圧取出点の位置が
定められた少なくとも１本の抵抗体と、この抵抗体の両
端に電圧を印加する手段とによって構成されうる。
のサンプル点の瞬時値に対応したアナログ電圧をそれぞ
れの番地に発生するアナログ電圧発生回路をそなえてお
り、このアナログ電圧発生回路は所要のアナログ電圧の
一群を発生すべく各番地に対応する電圧取出点の位置が
定められた少なくとも１本の抵抗体と、この抵抗体の両
端に電圧を印加する手段とによって構成されうる。
また、アナログ情報メモリ２００は、アナログ電圧発生
回路から３つの読出出力端子０ＬＯ２゜０３にそれぞれ
アナログ電圧を読出すための３つの読出回路を含んでお
り、これらの読出回路はそれぞれ３群の番地指定信号Ｑ
１．Ｑ２．Ｑ３に応じて読出動作をするようになってい
る。
回路から３つの読出出力端子０ＬＯ２゜０３にそれぞれ
アナログ電圧を読出すための３つの読出回路を含んでお
り、これらの読出回路はそれぞれ３群の番地指定信号Ｑ
１．Ｑ２．Ｑ３に応じて読出動作をするようになってい
る。
上記構成によれば、アナログ情報メモリ２０００３つの
読出出力端子０１，０２，０３から周波数が同一で位相
が異なる３相のアナログ波形信号を得ることができる。
読出出力端子０１，０２，０３から周波数が同一で位相
が異なる３相のアナログ波形信号を得ることができる。
上記した構成の多相信号発生器はデジタル回路を主体に
した構成であり、容易にＩＣ化することができるもので
ある。
した構成であり、容易にＩＣ化することができるもので
ある。
また、順次パルス発生回路１２０及び番地指定回路１３
０は先に例示したように簡単に構成できるものであり、
全体としての回路構成も非常に簡単である。
０は先に例示したように簡単に構成できるものであり、
全体としての回路構成も非常に簡単である。
次に、第２図を参照してこの発明の一実施例を説明する
。
。
この例の多相信号発生器は、発振周波数制御用可変抵抗
１００ａを有するクロックパルス発生器１００と、この
クロックパルス発生器１００からのクロックパルスＣＰ
を計数する４ビツトカウンタ１２２と、このカウンタ１
２２の計数出力をデコードするデコーダ５００と、この
デコーグ５００の「０」〜「１５」の出力端からの順次
パルスＰを異なる態様で受信する３つのＯＲ回路５１０
，５２０，５３０と、これらのＯＲ回路５１０，５２０
，５３０からの３群の番地指定信号ＱＬ Ｑ２．Ｑ３を
それぞれ受信する３つのメモリユニット２１０，２２０
，２３０を含むアナログ情報メモリとをそなえている。
１００ａを有するクロックパルス発生器１００と、この
クロックパルス発生器１００からのクロックパルスＣＰ
を計数する４ビツトカウンタ１２２と、このカウンタ１
２２の計数出力をデコードするデコーダ５００と、この
デコーグ５００の「０」〜「１５」の出力端からの順次
パルスＰを異なる態様で受信する３つのＯＲ回路５１０
，５２０，５３０と、これらのＯＲ回路５１０，５２０
，５３０からの３群の番地指定信号ＱＬ Ｑ２．Ｑ３を
それぞれ受信する３つのメモリユニット２１０，２２０
，２３０を含むアナログ情報メモリとをそなえている。
ＯＲ回路５１０，５２０，５３０に含まれる各ＯＲゲー
トの入力端は丸印α及びβに例示するようにデコーダ５
００の出力端と接続されており、各ＯＲ回路の入力結線
５１０Ａ、５２０Ａ。
トの入力端は丸印α及びβに例示するようにデコーダ５
００の出力端と接続されており、各ＯＲ回路の入力結線
５１０Ａ、５２０Ａ。
５３０Ａを図示の如く定めることにより番地指定信号Ｑ
Ｌ Ｑ２．Ｑ３による読出サイクル間に約１２００の
位相差をもたせることができる。
Ｌ Ｑ２．Ｑ３による読出サイクル間に約１２００の
位相差をもたせることができる。
なおＯＲ回路５１０，５２０，５３０は、これらと同様
な機能をはたすようにプログラムされたＲＯＭによって
それぞれ置換することができる。
な機能をはたすようにプログラムされたＲＯＭによって
それぞれ置換することができる。
アナログ情報メモリにおいて、第１の抵抗メモリユニッ
ト２１０は、各番地に対応する多数の電圧取出点が設け
られ且つ両端に電圧Ｖが印加された例えば拡散抵抗から
なるアナログ電圧発生用抵抗体２１１と、この抵抗体２
１１の各電圧取出点に対応して接続されたＦＥＴ （電
界効果トランジスタ）などからなる一群のゲート素子を
含む読出回路２１２とをそなえている。
ト２１０は、各番地に対応する多数の電圧取出点が設け
られ且つ両端に電圧Ｖが印加された例えば拡散抵抗から
なるアナログ電圧発生用抵抗体２１１と、この抵抗体２
１１の各電圧取出点に対応して接続されたＦＥＴ （電
界効果トランジスタ）などからなる一群のゲート素子を
含む読出回路２１２とをそなえている。
抵抗体２１１のとなり合う電圧取出点間の抵抗値は、所
望の波形（この例では正弦波形）のいくつかのサンプル
点の瞬時値に対応したアナログ電圧を発生させうるよう
に特定されている。
望の波形（この例では正弦波形）のいくつかのサンプル
点の瞬時値に対応したアナログ電圧を発生させうるよう
に特定されている。
読出回路２１２の各ゲート素子はＯＲ回路５１０の出力
側から対応する番地指定信号Ｑ１を受信し、受信信号が
高（“１″）レベルをとる度毎に共通の読出出力端子０
１にその“１″レベル信に対応する番地（すなわち電圧
取出点）の電圧を読出す。
側から対応する番地指定信号Ｑ１を受信し、受信信号が
高（“１″）レベルをとる度毎に共通の読出出力端子０
１にその“１″レベル信に対応する番地（すなわち電圧
取出点）の電圧を読出す。
第２及び第３の抵抗メモリユニット２２０及び２３０も
上述した第１の抵抗メモリユニット２１０と同様な構成
であり、同様に動作する。
上述した第１の抵抗メモリユニット２１０と同様な構成
であり、同様に動作する。
すなわち、第２のメモリユニット２２０は、ＯＲ回路５
２０からの番地指定信号Ｑ２に応じて読出出力端子０２
に各番地毎にアナログ電圧を読出すようになっており、
第３のメモリユニット２３０は、ＯＲ回路５３０からの
番地指定信号Ｑ３に応じて読出出力端子０３に各番地毎
にアナログ電圧を読出すようになっている。
２０からの番地指定信号Ｑ２に応じて読出出力端子０２
に各番地毎にアナログ電圧を読出すようになっており、
第３のメモリユニット２３０は、ＯＲ回路５３０からの
番地指定信号Ｑ３に応じて読出出力端子０３に各番地毎
にアナログ電圧を読出すようになっている。
なお、ここに例示した抵抗型アナログ情報メモリはＩＣ
化するのに好適なものである。
化するのに好適なものである。
ここで、第３図ａ ” ｃを参照して上記構成になる多
相信号発生器の動作を説明する。
相信号発生器の動作を説明する。
カウンタ１２２がクロックパルス発生器１００からのク
ロックパルスＣＰを反復的に計数すると、デコーダ５０
０は「０」〜「１５」の出力端に順次にパルスを送出す
る動作をくりかえす。
ロックパルスＣＰを反復的に計数すると、デコーダ５０
０は「０」〜「１５」の出力端に順次にパルスを送出す
る動作をくりかえす。
入力結線５１０Ａ、５２０Ａ、５３０Ａを第２図の如く
定めておいた場合、ＯＲ回路５１０゜５２０．５３０は
デコーダ５００からの順次パルスに応じて３群の番地指
定信号Ｑｌ、Ｑ２．Ｑ３を各々の読出サイクル間に約１
２００の位相差が生ずるように発生する。
定めておいた場合、ＯＲ回路５１０゜５２０．５３０は
デコーダ５００からの順次パルスに応じて３群の番地指
定信号Ｑｌ、Ｑ２．Ｑ３を各々の読出サイクル間に約１
２００の位相差が生ずるように発生する。
従って、ＯＲ回路５１０゜５２０．５３０からの番地指
定信号ＱＬＱ２゜Ｑ３に応じてその記憶内容が読出され
るメモリユニット２１０，２２０，２３０の３つの読出
出力端子０１，０２，０３には、第３図ａ、 ｂ、
ｃにそれぞれ示すようなほぼ１２０°位相差の３相正弦
波状アナログ波形信号Ｒ，Ｓ、 Ｔが得られる。
定信号ＱＬＱ２゜Ｑ３に応じてその記憶内容が読出され
るメモリユニット２１０，２２０，２３０の３つの読出
出力端子０１，０２，０３には、第３図ａ、 ｂ、
ｃにそれぞれ示すようなほぼ１２０°位相差の３相正弦
波状アナログ波形信号Ｒ，Ｓ、 Ｔが得られる。
上記実施例において、多相出力信号の相数を変更したい
場合には番地指定部−メモリユニットの系列を図示の３
つより減少又は増加させればよいまた、多相出力信号間
の位相差を変更したい場合には、入力結線５１０Ａ、５
２０Ａ、５３０Ａを変更すればよい。
場合には番地指定部−メモリユニットの系列を図示の３
つより減少又は増加させればよいまた、多相出力信号間
の位相差を変更したい場合には、入力結線５１０Ａ、５
２０Ａ、５３０Ａを変更すればよい。
さらに多相出力信号波形を変更したい場合には、順次に
且つサイクリックに読出すべき番地の組合せを変更する
か、あるいは各メモリユニット２１０，２２０，２３０
における抵抗体のとなり合う電圧取出点間の抵抗値を、
正弦波以外の所望の波形のサンプル点の瞬時値に対応し
たアナログ電圧が発生されるように定めなおせばよい。
且つサイクリックに読出すべき番地の組合せを変更する
か、あるいは各メモリユニット２１０，２２０，２３０
における抵抗体のとなり合う電圧取出点間の抵抗値を、
正弦波以外の所望の波形のサンプル点の瞬時値に対応し
たアナログ電圧が発生されるように定めなおせばよい。
なお、多相出力信号の周波数は可変抵抗１００ａの操作
によって容易にかえることができる。
によって容易にかえることができる。
上記のように、この発明による多相信号発生器はＩＣ化
容易で、構成簡単であることの他にも、多相出力信号の
相数、位相差、波形、周波数などを任意に設定し且つ簡
単に変更できる利点を有するものである。
容易で、構成簡単であることの他にも、多相出力信号の
相数、位相差、波形、周波数などを任意に設定し且つ簡
単に変更できる利点を有するものである。
第４図は、アナログ情報メモリの変形例を示すモノで、
この例のメモリはただ１つのアナログ電圧発生用抵抗体
を有することを特徴とする特許ある。
この例のメモリはただ１つのアナログ電圧発生用抵抗体
を有することを特徴とする特許ある。
すなわち、図示のメモリ４００では、３つの読出回路４
１２，４１３，４１４に共通に１つの抵抗体４１１が設
けられている。
１２，４１３，４１４に共通に１つの抵抗体４１１が設
けられている。
この回路構成において、読出回路４１２，４１３，４１
４は対応する群の番地指定信号ＱＬ Ｑ２．Ｑ３に応じ
て共通の抵抗体４１１の各番地のアナログ電圧を出力端
子ＯＬ ０２，０３に読出すようになっているので、
所望の３相アナログ波形信号Ｒ，Ｓ。
４は対応する群の番地指定信号ＱＬ Ｑ２．Ｑ３に応じ
て共通の抵抗体４１１の各番地のアナログ電圧を出力端
子ＯＬ ０２，０３に読出すようになっているので、
所望の３相アナログ波形信号Ｒ，Ｓ。
Ｔを得ることができる。
従って、前述の実施例に示したような多相信号発生器に
おいて、第４図の回路構成のメモリ４００を使用すれば
、一層構成の簡略化を図ることができる。
おいて、第４図の回路構成のメモリ４００を使用すれば
、一層構成の簡略化を図ることができる。
第５図は、この発明の他の実施例を示すもので、第２図
におけると同様な部分には同様な符号を付して詳細な説
明を略す。
におけると同様な部分には同様な符号を付して詳細な説
明を略す。
この実施例の多相信号発生器は、クロックパルスＣＰを
共通の人力として周波数の異なる二組の多相信号Ｒ１−
８１−ＴＩ。
共通の人力として周波数の異なる二組の多相信号Ｒ１−
８１−ＴＩ。
Ｒ２−８２−Ｔ２を読出出力端子０１１〜ｏ１３．０２
１〜０２３にそれぞれ発生する２つの多相信号発生系８
００Ａ、８００Ｂをそなえている。
１〜０２３にそれぞれ発生する２つの多相信号発生系８
００Ａ、８００Ｂをそなえている。
多相信号発生系８００Ａにおいて、クロックパルスＣＰ
は１／１０分周器１１０を介してカウンタ１２２Ａに加
えられる。
は１／１０分周器１１０を介してカウンタ１２２Ａに加
えられる。
このカウンタ１２２Ａの計数出力はデコーダ５００Ａに
よりデコードされ、デコーダ５００からの順次パルス（
テコード出力）ＰｌはＯＲ回路及びアナログ情報メモリ
を含む回路系７００Ａに供給される 回路系７００Ａにおいて、アナログ情報メモリ６００は
１つの抵抗体６１１と、３つの読出回路６１２．６１３
，６１４とをそなえており、先に第４図に関して説明し
たものに類似しているが、次の点で異なる。
よりデコードされ、デコーダ５００からの順次パルス（
テコード出力）ＰｌはＯＲ回路及びアナログ情報メモリ
を含む回路系７００Ａに供給される 回路系７００Ａにおいて、アナログ情報メモリ６００は
１つの抵抗体６１１と、３つの読出回路６１２．６１３
，６１４とをそなえており、先に第４図に関して説明し
たものに類似しているが、次の点で異なる。
すなわち、第５図のメモリ６００では、先に第２図に関
して説明したのと同じようなＯＲ回路が読出回路６１２
，６１３゜６１４に内在しており、このＯＲ回路の入力
結線に相当する回路部分６００Ａが番地指定信号Ｑｌ。
して説明したのと同じようなＯＲ回路が読出回路６１２
，６１３゜６１４に内在しており、このＯＲ回路の入力
結線に相当する回路部分６００Ａが番地指定信号Ｑｌ。
Ｑ２．Ｑ３を発生するようになっている。
−例を示すと、第２図の丸印α、βに示したのと同様な
入力を受信するゲート素子Ｇα、Ｇβは抵抗体６１１と
出力端子０１１間に並列接続されていて、一方で一対の
番地指定信号Ｑ１に応じて電圧作用を行なうと共に、他
方で同信号Ｑ１に対するＯＲ機能もはたすようになって
いる。
入力を受信するゲート素子Ｇα、Ｇβは抵抗体６１１と
出力端子０１１間に並列接続されていて、一方で一対の
番地指定信号Ｑ１に応じて電圧作用を行なうと共に、他
方で同信号Ｑ１に対するＯＲ機能もはたすようになって
いる。
この例示より類推すれば、第５図のデコーダ５００Ａ以
降の回路系が第２図のデコーダ５００以降の回路系と作
用効果上均等であることが了解される一方、多相信号発
生系８００Ｂにおいて、カウンタ１２２Ｂがクロックパ
ルス発生器１００からのクロックパルスＣＰを計数する
と共に、デコーダ５００Ｂがカウンタ１２２Ｂからの計
数出力をデコードして順次パルスＰ２を発生し、順次パ
ルスＰ２が前述の回路系７００Ａと同様な構成の回路系
７００ Ｂに供給されるようになっている。
降の回路系が第２図のデコーダ５００以降の回路系と作
用効果上均等であることが了解される一方、多相信号発
生系８００Ｂにおいて、カウンタ１２２Ｂがクロックパ
ルス発生器１００からのクロックパルスＣＰを計数する
と共に、デコーダ５００Ｂがカウンタ１２２Ｂからの計
数出力をデコードして順次パルスＰ２を発生し、順次パ
ルスＰ２が前述の回路系７００Ａと同様な構成の回路系
７００ Ｂに供給されるようになっている。
上記した第５図の回路構成によれば、多相信号発生系８
００Ａの読出出力端子０１１，０１２゜０１３には例え
ば０．７ Ｈｚの３相信号Ｒ１，ｓ１゜Ｔ１を得ること
ができると共に、多相信号発生系８００Ｂの読出出力端
子０２１，０２２，０２３には系８００Ａの出力信号周
波数の１０倍の周波数をもった例えば７Ｈｚの３相伝号
Ｒ２，Ｓ２゜Ｔ２を得ることができる。
００Ａの読出出力端子０１１，０１２゜０１３には例え
ば０．７ Ｈｚの３相信号Ｒ１，ｓ１゜Ｔ１を得ること
ができると共に、多相信号発生系８００Ｂの読出出力端
子０２１，０２２，０２３には系８００Ａの出力信号周
波数の１０倍の周波数をもった例えば７Ｈｚの３相伝号
Ｒ２，Ｓ２゜Ｔ２を得ることができる。
第５図の多相信号発生器は、次に第６図に関して一例を
示すような電子楽器のアンサンプル効果回路に制御信号
を供給するための手段として有用なものである。
示すような電子楽器のアンサンプル効果回路に制御信号
を供給するための手段として有用なものである。
なお、多相信号発生系８００Ａ、８００Ｂは、半導体チ
ップ内に容易にＩＣ化することができる。
ップ内に容易にＩＣ化することができる。
第６図は、この発明による多相信号発生器の好適な応用
例として電子楽器のアンサンプル効果回路を示すもので
ある。
例として電子楽器のアンサンプル効果回路を示すもので
ある。
楽音信号入力ＭＩは入力端子９００かも、たがいに並列
の３つのパケット・ブリゲート・テバイス（ＢＢＤ）９
１０，９２０，９３０を介して出力端子９４０に送出さ
れるようになっており、各ＢＢＤ９１０，９２０，９３
０には対応する電圧制御型発振器（ＶＣＯ）９１１，９
２１，９３１から対をなすたがいに逆位相の１駆動信号
（転送用クロックパルス）〆ＡとメＡ、メＢと〆Ｂ、〆
Ｃと〆Ｃがそれぞれ供給される。
の３つのパケット・ブリゲート・テバイス（ＢＢＤ）９
１０，９２０，９３０を介して出力端子９４０に送出さ
れるようになっており、各ＢＢＤ９１０，９２０，９３
０には対応する電圧制御型発振器（ＶＣＯ）９１１，９
２１，９３１から対をなすたがいに逆位相の１駆動信号
（転送用クロックパルス）〆ＡとメＡ、メＢと〆Ｂ、〆
Ｃと〆Ｃがそれぞれ供給される。
各ＢＢＤ９１０．９２０．９３０は対をなす１駆動信号
〆ＡとｍＡ、〆ＢとメＢ、メＣと〆Ｃによってそれぞれ
、駆動されることによりそれ自体公知の様式でシフトレ
ジスタ型遅延線として動作する。
〆ＡとｍＡ、〆ＢとメＢ、メＣと〆Ｃによってそれぞれ
、駆動されることによりそれ自体公知の様式でシフトレ
ジスタ型遅延線として動作する。
この実施例では、かかる遅延線として動作するＢＢＤに
おける信号遅延時間を周波数変調信号に応じて変化させ
ることにより楽音信号入力ＭＩに周波数変調又は位相変
調をかげてビブラート効果を伴った発音が可能な楽音信
号出力ＭＯを得るようになっており、特にこのようなビ
ブラート効果付加回路系を３系列設けて位相を異にする
制御信号で制御することによりいわゆるアンサンプル効
果を伴った楽音発生を可能にしている。
おける信号遅延時間を周波数変調信号に応じて変化させ
ることにより楽音信号入力ＭＩに周波数変調又は位相変
調をかげてビブラート効果を伴った発音が可能な楽音信
号出力ＭＯを得るようになっており、特にこのようなビ
ブラート効果付加回路系を３系列設けて位相を異にする
制御信号で制御することによりいわゆるアンサンプル効
果を伴った楽音発生を可能にしている。
詳しくいうと、各ＢＢＤ９１０，９２０，９３０に対応
して設けられたＶＣＯ９１Ｌ ９２Ｌ ９３１には
、前述した第５図の多相信号発生系８００ Ａ。
して設けられたＶＣＯ９１Ｌ ９２Ｌ ９３１には
、前述した第５図の多相信号発生系８００ Ａ。
８００Ｂの出力を受信するろ波・混合回路９１２゜９２
２．９３２から制御信号Ｘ、 Ｙ、 Ｚがそれぞれ供給
される。
２．９３２から制御信号Ｘ、 Ｙ、 Ｚがそれぞれ供給
される。
制御信号Ｘは、多相信号発生系８００Ａ、８００Ｂのそ
れぞれの読出出力端子０１ＬＯ２１から発生されるたが
いに周波数が異なる２つのアナログ波形信号Ｒ１，Ｒ２
をろ波、混合回路９１２に導入することにより形成され
る。
れぞれの読出出力端子０１ＬＯ２１から発生されるたが
いに周波数が異なる２つのアナログ波形信号Ｒ１，Ｒ２
をろ波、混合回路９１２に導入することにより形成され
る。
ろ波・混合回路９１２において、抵抗ｒ１トコンデンサ
ｃ１ 、及び抵抗ｒ、とコンデンサｃ２ がそれぞれ高
周波分除去用ろ波回路を構成し、それぞれのろ波回路を
通過した信号は混合用抵抗ｒ２゜ｒ４を介して混合され
、制御信号Ｘとなる。
ｃ１ 、及び抵抗ｒ、とコンデンサｃ２ がそれぞれ高
周波分除去用ろ波回路を構成し、それぞれのろ波回路を
通過した信号は混合用抵抗ｒ２゜ｒ４を介して混合され
、制御信号Ｘとなる。
ろ波・混合回路９２２及び９３２も上述のろ波・混合回
路９１２と同様な構成であり、同様に動作する。
路９１２と同様な構成であり、同様に動作する。
すなわち、回路９２２は多相信号発生系８００Ａ、８０
０Ｂの読出出力端子０１２，０２２からの異周波アナロ
グ波形信号Ｓ ＬＳ２をろ波・混合することにより制御
信号Ｙを形成し、回路９３２は多相信号発生系８００Ａ
、８００Ｂの読出出力端子０１３，０２３からの異周波
アナログ波形信号ＴＩ、Ｔ２をろ波・混合することによ
って制御信号Ｚを形成する。
０Ｂの読出出力端子０１２，０２２からの異周波アナロ
グ波形信号Ｓ ＬＳ２をろ波・混合することにより制御
信号Ｙを形成し、回路９３２は多相信号発生系８００Ａ
、８００Ｂの読出出力端子０１３，０２３からの異周波
アナログ波形信号ＴＩ、Ｔ２をろ波・混合することによ
って制御信号Ｚを形成する。
このようにして形成された制御信号ｘ、 ｙ、 ｚはた
がいに約１２００の位相差がある３相の０．７Ｈｚ−７
Ｈｚ混合信号からなり、各々対応するＶＣＯ９１Ｌ
９２１，９３１に加えられてその発振周波数を複雑且つ
微妙に変化させ、それによって、一種の周波数変調が行
なわれる。
がいに約１２００の位相差がある３相の０．７Ｈｚ−７
Ｈｚ混合信号からなり、各々対応するＶＣＯ９１Ｌ
９２１，９３１に加えられてその発振周波数を複雑且つ
微妙に変化させ、それによって、一種の周波数変調が行
なわれる。
このため、各ＢＢＤ９１０，９２０，９３０ではかかる
周波数変化に対応した遅延時間の変化がひきおこされ、
楽音信号入力ＭＩに対してビブラート効果をもたらす周
波数変調（場合によっては位相変調）が達成される。
周波数変化に対応した遅延時間の変化がひきおこされ、
楽音信号入力ＭＩに対してビブラート効果をもたらす周
波数変調（場合によっては位相変調）が達成される。
従って、出力端子９４０には、各ＢＢＤ９１０゜９２０
．９３０にて異なる位相で周波数変調を受けた３つの楽
音信号が混合された形で取出され、このようにして取出
される混合楽音信号出力ＭＯは効果的にアンサンプル効
果を奏しうるものとなる。
．９３０にて異なる位相で周波数変調を受けた３つの楽
音信号が混合された形で取出され、このようにして取出
される混合楽音信号出力ＭＯは効果的にアンサンプル効
果を奏しうるものとなる。
以上に述べたように、この発明によれば、ＩＣ化に好適
な、しかも構成簡単なデジタル式の多相信号発生器を実
現でき、特にこのような多相信号発生器を用いて電子楽
器のアンサンプル効果回路を構成すれば、構造を顕著に
小型化し且つコストを大幅に低減することができ、有益
である。
な、しかも構成簡単なデジタル式の多相信号発生器を実
現でき、特にこのような多相信号発生器を用いて電子楽
器のアンサンプル効果回路を構成すれば、構造を顕著に
小型化し且つコストを大幅に低減することができ、有益
である。
第１図は、この発明による多相信号発生器の基本的な構
成を示すブロック図、第２図は、この発明の一実施例に
よる多相信号発生器を示す回路図、第３図ａ ”−’
ｃは、第２図の多相信号発生器の動作を説明するための
波形図、第４図は、アナログ情報メモリの変形例を示す
回路図、第５図は、この発明の他の実施例による多相信
号発生器を示す回路図、第６図は、この発明による多相
信号発生器の好適な応用例として電子楽器のアンサンプ
ル効果回路を示すブロック図である。 １００・・・クロックパルス発生器、１２０・・・順次
パルス発生回路、１３０・・・番地指定回路、２００・
・・アナログ情報メモリ、２１１，４１Ｌ ６１１・
・・アナログ電圧発生用抵抗体、２１２，４１２〜４１
４．６１２〜６１４・・・読出回路。
成を示すブロック図、第２図は、この発明の一実施例に
よる多相信号発生器を示す回路図、第３図ａ ”−’
ｃは、第２図の多相信号発生器の動作を説明するための
波形図、第４図は、アナログ情報メモリの変形例を示す
回路図、第５図は、この発明の他の実施例による多相信
号発生器を示す回路図、第６図は、この発明による多相
信号発生器の好適な応用例として電子楽器のアンサンプ
ル効果回路を示すブロック図である。 １００・・・クロックパルス発生器、１２０・・・順次
パルス発生回路、１３０・・・番地指定回路、２００・
・・アナログ情報メモリ、２１１，４１Ｌ ６１１・
・・アナログ電圧発生用抵抗体、２１２，４１２〜４１
４．６１２〜６１４・・・読出回路。
Claims (1)
- 【特許請求の範囲】 １ 周波数が同一で位相が異なる多相のアナログ波形信
号を発生するための多相信号発生器において （ａ） クロックパルスを発生するクロックパルス発
生器と、 （ｂ） 前記クロックパルスを反復的に計数して多数
の出力端に順次パルスを送出する順次パルス発生回路と
、 （ｃ） 前記順次パルスを異なる態様で組合せて所望
相数に対応する複数群の番地指定信号を形成する番地指
定回路と、 （ｄ）所望のアナログ波形における多数のサンプル点の
瞬時値に対応したアナログ電圧を各番地に記憶し、これ
らのアナログ電圧を読出制御信号に応じて前記相数に対
応した複数の読出出力端子に読出すようになっているア
ナログ情報メモリとを設け、 前記複数群の番地信号を前記読出制御信号として前記ア
ナログ情報メモリに供給することにより、前記複数の読
出出力端子に多相アナログ波形信号を取出すようにした
ことを特徴とする多相信号発生器。 ２、特許請求の範囲第１項に記載の多相信号発生器にお
いて、前記アナログ情報メモリは各番地に対応する多数
の電圧取出点が定められ且つ両端に電圧を印加される前
記相数に対応した複数のアナログ電圧発生用抵抗体と、
これらの抵抗体に対応して設けられた複数の読出回路で
あって各々対応する抵抗体の各電圧取出点にそれぞれ接
続された多数のゲート素子を含む読出回路とをそなえ、
前記複数群の番地指定信号を前記複数の読出回路に読出
制御信号としてそれぞれ供給することにより、前記複数
の抵抗体から前記複数の読出回路をそれぞれ介して前記
複数の読出出力端子に多相アナログ波形信号を出力しう
るように構成されていることを特徴とする多相信号発生
器。 ３ 特許請求の範囲第１項に記載の多相信号発生器にお
いて、前記アナログ情報メモリは、各番地に対応する多
数の電圧取出点が定められ且つ両端に電圧が印力目され
る１つのアナログ電圧発生用抵抗体と、各々この抵抗体
の各電圧取出点に対応して接続された多数のゲート素子
を含む前記相数に対応する複数の読出回路とをそなえ、
前記複数群の番地指定信号を読出制御信号として前記複
数の読出回路にそれぞれ供給することにより前記抵抗体
から前記複数の読出回路をそれぞれ介して前記複数の読
出出力端子に多相アナログ波形信号を出力しうるように
構成されていることを特徴とする多相信号発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52154646A JPS5829886B2 (ja) | 1977-12-22 | 1977-12-22 | 多相信号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52154646A JPS5829886B2 (ja) | 1977-12-22 | 1977-12-22 | 多相信号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5487053A JPS5487053A (en) | 1979-07-11 |
| JPS5829886B2 true JPS5829886B2 (ja) | 1983-06-25 |
Family
ID=15588765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52154646A Expired JPS5829886B2 (ja) | 1977-12-22 | 1977-12-22 | 多相信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5829886B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0440298Y2 (ja) * | 1983-04-05 | 1992-09-21 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2831589C3 (de) * | 1978-07-18 | 1981-11-12 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zur Bildung von periodischen Impulsmustern |
| JPS5676623A (en) * | 1979-11-27 | 1981-06-24 | Fujitsu Ltd | Oscillator |
| SU955109A1 (ru) * | 1979-12-11 | 1982-08-30 | Предприятие П/Я Г-4934 | Устройство дл формировани квадратурных гармонических колебаний |
| JPS56160107A (en) * | 1980-05-14 | 1981-12-09 | Mitsubishi Electric Corp | Signal phase shifter |
| US4327420A (en) * | 1980-06-30 | 1982-04-27 | General Electric Company | Polyphase reference generator |
| US4524326A (en) * | 1982-07-22 | 1985-06-18 | Amca International Corp. | Digitally-driven sine/cosine generator and modulator |
| JPS6057706A (ja) * | 1983-09-08 | 1985-04-03 | Advantest Corp | 信号発生装置 |
| JPH079112Y2 (ja) * | 1984-07-11 | 1995-03-06 | 日本電子株式会社 | 核磁気共鳴装置 |
| HU209473B (en) * | 1990-12-22 | 1994-06-28 | Egyt Gyogyszervegyeszeti Gyar | Process for production of fodder-additives, premixes and fodders containing n-thiobenzoil-morpholine derivatives with weight-gain increasing action |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4888924A (ja) * | 1972-02-22 | 1973-11-21 |
-
1977
- 1977-12-22 JP JP52154646A patent/JPS5829886B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4888924A (ja) * | 1972-02-22 | 1973-11-21 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0440298Y2 (ja) * | 1983-04-05 | 1992-09-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5487053A (en) | 1979-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5829886B2 (ja) | 多相信号発生器 | |
| JP2776515B2 (ja) | デジタル周波数シンセサイザー | |
| GB2341501A (en) | A high speed test waveform generator using delay elements, and a self-testing semiconductor device incorporating the generator | |
| US4368432A (en) | Sine wave generator for different frequencies | |
| JP3621681B2 (ja) | 波形発生器及び試験装置 | |
| EP0391524B1 (en) | Phase accumulation dual tone multiple frequency generator | |
| US4695804A (en) | Apparatus for generating a multi-frequency signal | |
| US4138918A (en) | Automatic musical instrument | |
| US5889424A (en) | Pulse width modulation operation circuit | |
| US4154132A (en) | Rhythm pattern variation device | |
| US4654773A (en) | Inverter control circuit | |
| JPS62131622A (ja) | プログラマブル可変波長発振器 | |
| JP3041484B2 (ja) | 音信号発生装置及びこれを用いた楽音発生装置 | |
| JP3536426B2 (ja) | 波形発生器 | |
| KR910004051B1 (ko) | 주파수 단순 가변회로를 이용한 음 발생회로 | |
| JPS62154836A (ja) | 選択信号発生装置 | |
| JPS60677B2 (ja) | 混合波形信号発生器 | |
| US4217801A (en) | Solo sustain keyer system | |
| KR0127532Y1 (ko) | 메모리를 이용한 64/8khz 콤포지트 클럭 발생회로 | |
| SU968796A1 (ru) | Цифровой генератор базисных функций | |
| JPS6346005A (ja) | デジタルト−ン発生回路 | |
| US4296666A (en) | Solo sustain keyer system | |
| JPS5938597B2 (ja) | 電子楽器 | |
| JPS6058608B2 (ja) | タイミング信号発生装置 | |
| JP3611043B2 (ja) | 周波数スイープ機能付き波形発生器 |