SU966877A1 - Селектор импульсов по длительности - Google Patents

Селектор импульсов по длительности Download PDF

Info

Publication number
SU966877A1
SU966877A1 SU813266405A SU3266405A SU966877A1 SU 966877 A1 SU966877 A1 SU 966877A1 SU 813266405 A SU813266405 A SU 813266405A SU 3266405 A SU3266405 A SU 3266405A SU 966877 A1 SU966877 A1 SU 966877A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
bus
trigger
pulse
Prior art date
Application number
SU813266405A
Other languages
English (en)
Inventor
Владимир Васильевич Бурлюк
Original Assignee
Предприятие П/Я А-3327
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3327 filed Critical Предприятие П/Я А-3327
Priority to SU813266405A priority Critical patent/SU966877A1/ru
Application granted granted Critical
Publication of SU966877A1 publication Critical patent/SU966877A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики дл  се-- г лекции импульсов по. длительности.
Известен селектор импульсов по длительности, содержащий дифференцирующий элемент, генератор тактовых импульсов, счетчик импульсов, дешифратор , датчик точности, счетчик краткости временных интервалов, вентиль , блок масштабировани  и детектор нул  EI.
Этот селектор импульсов по длителькости , облада  широкими функциональными возможност ми, требует болыпого количества оборудовани  дл  его реализации.
Наиболее близким к предлагаемому по технической сущности и достигаемому результату  вл етс  селектор иммульсов по длительности, содержащий первый триггер, пр мо.й выход которо- . го средимен с первой выходной шиной устройства, а инверсный - с первым входом первого элемента И, второй вход которого соединен с отводом элемента задержки, первым входом второго элемента Ни входом инвертора, выход которого соединен с первым вхо ,дом третьего элемента И, второй вход
которого подсоединен квыходу элемента задержки,- а выход - к входам сброса первого и второго триггеров, вход запуска первого триггера соединен с выходом второго элемента И, .второй вход которого соединен с входом элемента задержки, гф мым выходом элемента И-НЕ и через другой элемент задержки с первым входом чет10 вертого элемента И, второй вход которого соединен с инверсным выходом элемента И-1Ш, а выход- с входом запуска второго триггера, первый вход элемента И-НЕ соединен со
15 входной шиной устройства, второй - с выходом второго триггера 2.
Недостаткомданного устройства  вл етс  сложность, определ ема  значительным числом элементов.
20
Цель изобретени  - упрощение устройства .
Поставленна  цель достигаетс  тем, что в устройство, содержащее первый триггер, пр мой выход которого соединен с первой выходной шиной устройства , а инверсный - с первым входом первого элемента И, второй вход которого соединен с отводом элемента задержки , первым входом второго элемента И и входом инвентора, выход которого соединен с первым входом третьего элемента И, второй вход которого подсоединен к выходу элемента; задержки, а выход - входам сброса первого и второго триггеров,вход запуска первого триггера соединен с исходом второго элемента И, второй вход.которого соединен с входом элемента задержки и пр мьм выходом элемента И-НЕ, первый вход которого соединен с входной шиной устройства, а его инверсный выход - с третьим входом первого элемента И, выход которого соединен с второй выходной шиной устройства, введен элемент ИЛИ первый вход которого соединен с пр  мым выходом элемента И-НЕ и входом пуска второгр триггера, инверсный вы ход которого соединен с вторым входо элемента ИЛИ, выход которого соединен с вторым входом элемента И-НЕ. Такое построение устройства позвол ет селектировать импульсы длительностью t, на входной шине по двум разделительным каналам с порогом селекции t-j - временем задержки на отвода элемента задержки. Вре м  задержки на выходе элемента задержки превышает врем  задержки t на врем , необходимое дл  надежного сброса триггеров (50-100 но) На чертеже приведена структурна  . схема устройства. Селектор содержит первый и второ триггерыI и 2, первый, второй и тре тий элементыИ 3,4 и 5, элемент б задержки, инвертор 7, элемент И-НЕ 8, элемент ИЛИ 9. Устройство имеет входную шину 10 и первую и вторую выходные шины 11 и 12. Селектор импульсов по длитель- . ности работает следующим образом. В исходном соото нии первый и второй триггеры 1 и 2 наход тс  та ну левом состо нии, единичные уровни имеютс  на инверсном элемента И-НЕ 8 и на выходах инвертора 7 и элемента ИЛИ 9 на отводе и; выходе элемента б задержки имеютс  нулевые уровни. При пЪдаче на входную шину ItJ. устройства импульса больше порога . селекции он проходит на пр мой выход элемента И-НВ 8 и поступает на вход запуска второго триггера 2, устанавлива  его в единичное состо  ние. Кроме того, он поступает на вход элемента б задержки, и второй вход второго .элемента И 4. На выхоПв элемента ИЛИ 9 поддерживаетс  зы сокий уровень., напр жени  до по влени  ааднего фронта входного нмпульса , так как на первом входеэлемент ИЛИ единичный уровень. На инверсном выходе элемента И-НЕ 8 формируетс  ин верси  входного сигнала.По заднему фронту входного сигнала на выходив эле мента ИЛИ 9 формируетс  нулевой уровень из-за наличи  нулевых уровней на его входах, чем обеспечиваетс  блокирование входа устройства по второму входу элемента И-НБ 8. Через врем  tj на отводе б задержки по вл етс  импульс, который формирует на выходе второго элемента И 4 импульс длительности tц-t . Этот импульс-производит устанайку в един.ичное состо ние первого триггера.) на пр мом выходе которого формируетс  передщий фронт выходного импульса, который поступает на первую выходную шину 11 устройства. Формирование выходного импульса на второй выходной шине 12 блокирует с  нулевым уровнем с инверсного выхода первого триггера 1. По заднему фронту задержанного на врем  t-j входного сигнсша, поступающего с отвода элемента б задержки, на третьем элементе И 5 происходит формирование импульса длительностью t,-tj.j. Этот импульс устанавливает в нулевое состо ние первый и второй триггеры 1 и 2. На в лходной uuiHe 11 устройства формируетс  задний фронт выходного импульса, а на инверсном выходе второго триггера - единичный уровень, который через элемент ИЛИ 9 произво- ( дит разблокировку входа устройства, чем обеспечиваетс  готовность устройства к приему следующего входного сигнала. При подаче на входную шину 10 импульсов длительностью меньше t, как в первом случае, он полностью щ оходит на пр мой выход э.лемента И-НЕ 8 и поступает на вход второго триггера 2, вход элемента б задержки и . вход второго элемента И 4. По заднему фронту входного сигнала, как и . прежде, производитс  блокировка входа устройства. На выходе элемента И 4 отсутствует изменение уровней/ и триггер 1 остаетс  в нулевом состо нии . Через врем  fcj- на отводе элемента б задержки по вл етс  сигнал который через первый элемент И 3 поступает на вторую выходную шину 12 устройства. По заднему фронту входного сигнала с отвода элемента б задержки производитс  формирование, как и в. предыдущем случав, сигнала длительностью t -t ,который производит установку в нулевое состо ние триггера 2 и подтверждает нулевое состо ние TpHrrei a 1. ЕГдиничный. уровень с рыхода элемента ИЛИ 9 обеспечивает готовность селектора импульсов к приему очередного входного сигнала. Таким образом на выходной шине 11 формируютс  импульсы длительностью больше Ц f а на выходной шине 12 сигналы даительностью меньше t,, . Врем  задержки импульсов на выходных

Claims (1)

  1. Формула изобретения с
    Селектор импульсов по длительности, содержащий первый триггер, прямой выход которого соединен с первой выходной шиной устройства, а инверсный — с первым входом первого элемента И, второй вход которого соединен с отводом элемента задержки, первым входом второго элемента И и входом инвертора, выход которого соединен с -первым входом третьего элемента И,второй вход которого подсоединен к выходу элемента задержки, а выход
    - к входам сброса первого и второго триггеров, вход запуска первого из которых соединен с выходом второго ' элемента И, второй вход которого соединен с входом элемента задержки и f 5 прямым выходом элемента И-НЕ, первый вход которого соединен с входной шиной устройства, а его инверсный выход — с третьим входом первого элемента И, выход которого соединен с 10 второй выходной шиной устройства, отличающийся тем, что, о целью упрощения, в него введен элемент ИЛИ, первый вход которого соединен с прямым выходом элемента И-!В 15 и входом запуска второго триггера , инверсный выход которого соединен с вторым входом элемента ИЛИ, выход
    - которого соединен с вторым входом элемента И-НЕ.
SU813266405A 1981-03-30 1981-03-30 Селектор импульсов по длительности SU966877A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813266405A SU966877A1 (ru) 1981-03-30 1981-03-30 Селектор импульсов по длительности

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813266405A SU966877A1 (ru) 1981-03-30 1981-03-30 Селектор импульсов по длительности

Publications (1)

Publication Number Publication Date
SU966877A1 true SU966877A1 (ru) 1982-10-15

Family

ID=20949900

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813266405A SU966877A1 (ru) 1981-03-30 1981-03-30 Селектор импульсов по длительности

Country Status (1)

Country Link
SU (1) SU966877A1 (ru)

Similar Documents

Publication Publication Date Title
SU966877A1 (ru) Селектор импульсов по длительности
SU1226638A1 (ru) Селектор импульсов
SU993465A1 (ru) Селектор импульсов
SU1120315A1 (ru) Вычислительное устройство
SU911713A1 (ru) Устройство фиксации середины видеоимпульса
SU741441A1 (ru) Устройство дл синхронизации импульсов
SU953712A1 (ru) Устройство дл выделени импульса из непрерывной импульсной последовательности
SU1378035A1 (ru) Селектор импульсов по частоте следовани
SU890549A2 (ru) Селектор импульсов по длительности
SU966880A1 (ru) Селектор импульсов Чередниченко
SU892692A1 (ru) Селектор импульсов по длительности
SU1023646A1 (ru) Пороговое устройство
SU1739492A1 (ru) Устройство дл выделени первого и последнего импульсов в серии
SU580649A1 (ru) Устройство приема цифровой информации
SU550761A1 (ru) Устройство дл формировани пачек импульсов
SU437208A1 (ru) Синхронизатор импульсов
RU2052893C1 (ru) Устройство для выделения первого и последнего импульсов в пачке
SU860299A1 (ru) Селектор импульсов
SU841097A1 (ru) Устройство дл задержки импульсов
SU1723658A2 (ru) Устройство тактовой синхронизации и выделени пачки импульсов
SU839027A1 (ru) Устройство дл синхронизации случайныхиМпульСОВ
SU1198744A1 (ru) Формирователь временного интервала.
SU1169159A1 (ru) Селектор импульсов заданной длительности
SU696599A1 (ru) Селектор импульсов по длительности
SU894873A1 (ru) Устройство дл контрол последовательности импульсов