SU955047A1 - Генератор случайного импульсного процесса - Google Patents

Description

1

Изобретение относитс  к вычиспитепы ной технике, предназначено дл  воспроизведени  потока случайных импульсов и может быть использовано при построении имитационно-моделирующей аппаратуры и оптимизации структурно-сложных систем.

Известно устройство дл  формировани  потоков случайных импульсов, содержащее генератор случайных импульсов, ,д циклический регистр сдвига, группу генераторов периодических импульсов, элементы И, ИЛИ 1.

Недостатком этого устройства  вл етс  сложность его технической реализации, 15 так как в нем содержитс  много управл емых генераторов импульсов, сложность настройки на требуемый закон распреде- .леш  интервалов содержани  импульсов, требующей решекк  системы уравнений, 20 а также сложность регулировки интенсивности формир емого потока импульсов.

Известно устройство дл  формировани  потока случайных импульсов, два (1,

h )-полюсника, два счетчика, веро тностный элемент, элементы И, ИЛИ 2.

Недостатками данного устройства  вл ютс  также сложность технической реализации , настройки и управлени  интенсивностью формируемого потока.

Наиболее близким к предлагаемому  вл етс  генератор случайных временных интервалов, содержащий датчик (генератор ) равномерно распределенных случайных чисел, функциональный (веро тностный ) преобразователь, первый формирователь импульса, триггер,выходной формирователь импульса, счетчик, первый и второй блоки элементов (первый и второй коммутатор ), блок задани  шчагьных усповий (первый регистр), второй формирователь импульса, генератор (тактовых) импульсов , дешифратор, наборное поле (блок па м ти) и информатор Сз1.

Claims (3)

1. Устройство работает по принципу пере пета импульсов тактового генератора с соэффициентов А+ И где А - код посто нной составл ющей, х - текущее случайное число. Однако в известном генераторе, в функции блока задани  начапаьнь1Х усповий входит хранение кода, задающего минимальную длительность формируемых случайных временных интервалов - посто нную составл ющую интервалов, т.е. по существу, пользу сь общеприн той терминологией , это регистр (триггерный, интегральный , тумблерный, клавишный и т. д.); запись в счетчик из блока задани  начальных условий и функционального преобразовател  осуществл етс  по сигналам , вырабатываемым формировател ми импульсов при изменении состо ни  триггеров . Наличие формирователей отнести к существенным признакам нельз , так как запись в счетчик может осуществл ть с  по сигналам его переполнени , по кото рым переключаетс  триггер: перва  и вто ра  группа элементов И представл ет собой коммутатор (мультиплексор), осуществл ющий в нужные моменты времени соединение выходов функционального преобразовател  или блока задани  начальных условий со входами установки началь ного состо ни  счетчика; функциональный преобразователь осуществл ет преобразование последовательности равномерно расположенных случайных чисел в последовательность случайных чисел с требуемым законом распределени , задающих длитель ность случайных составл ющие, формируeMijix устройством интервалов, Пользу сь более конкретной терминологией, это любой из множества управл емых преобразователей . Выбор конкретного типа веро-  тностного преобразовател  определ ет-; с  требовани ми к качеству получаемых случайных чисел, к быстродействию и аппаратурным затратам. Любой управл емый веро тностный преобразователь содержит блок пам ти, в котором хранитс  програм ма преобразовател . В преобразователе, предложенном в прототипе, пам тью  вл етс  наброс (коммутационное) поле. Устройство формирует поток импульсов , интервал следовайи  которых включает посто нную составл ющую и случайщгю составл ющую. Устройство допуска ,ет простую регулировку интенсивности формируемого потока без изменени  за- кона распределени  интервалов из следовани  путем изменени  значени  посто нной составл ющей и частоты преобразовани  (развертки) кодов в интервале (частоты генератора импульсов). Однако при решении задач имитационного моделировани  структурно-сложных систем, например , в рамках теории массового обслуживани , возникает необходимость распределени  случайных временных интервалов таким образом, что нормируетс  область существовани  случайной величины по максимальному значению. Область существовани  случайного временного интервала Т, формируемого на выходе устройства при нулевой посто нной составл ющей, лежит в предела tm,+ 2)T,,g, . где Т - период следовани  импупьсов на выходе генератора импульсов; - минимальное и максимальное зна чение кодов на вь1ходе управл емого веро тностного преобразовател , и ,-0.m, m МУ Положим, что необходимо выполн ть масштабирование случайной величины таким образом чтобы верхн   граница заданной, а нижн   не измен лась, Очевидно, что изменение временного масШтаба вариацией величины Т приводит к изменению как верхней, так и нижней границы. Поэтому пр  сформированных изменениевременного масштаба ® известном устройстве может выполн тьс  только изменением верхнэй границы т области существовани  случайных чисел, так как требует дл  каждого масштабировани  выполн ть перерасчет настроечных характеристик управл емого -веро тностного преобразовател . Действительно, так как представл ет собой число интервалов квантовани  исходного закона распределени  при расчете настроечных характеристик управл емого верю тностного преобразовател , то изменение ni . приводит к изменению числа интервалов квантовани  и требует проведени  повторных- расчетов. Это характерно дл  любых типов управл емых веро тностных преобразователей . Перерасчет настроечных характеристик предполагает выполнение инте ральных преобразований, а после вьшолнени . расчетов-загрузки новых управл ющих массивов в пам ть управл емого веро тностного преобразовател , что требует дополнительных временных затрат и ограничнвает функциональные возможности устройства при работе в комплексе с другими устройствами, например, в системах испытани  радиотехнических средств, Кроме трго, недостатком известного устройства  вл етс  то, что минимапьна  дпитепьн(х:1ъ пкриода спедовани  равна 2Тр5ц т.е. даже если задан код минимальной посто нной составл ющей (нулевой), производитс  в начале цикла формировани  интервала его прием в счетчик , затем по первому импупьсу генератора импульсов вырабатываетс  сигнал переполнени  на выходе счетчика, по которому принимаетс  в счетчик случайный код, и, если он равен нулю, по вто рому импульсу генератора импульсов заканчиваетс  формирование интервала. Цепь изобретени  - повьпиение быстродействи  и расширение функциональных возможностей генератора за счет уменьшени  трудоемкости его настройки на заданные характеристики в процессе работы. Поставленна  цель достигаетс  тем, что в генератор случайного импульсного пр цесса, содержащий генератор тактовых им пульсов, х енератор равномерно распределенных случайных чисел, управл емый веро тностный преобразователь, первый вход которого соединен с выходом генератора равномерно распределенных случайных чисел , первый регистр пам ти, первый коммутатор , первый вход которого соединен с выходом первого регистра пам ти, второй вход первого коммутатора соединен с выходом управл емого веро тностного преобразовател , первый счетчик, установочный вход которого соединен с выходом первого коммутатора, первый триггер, единичнь1й вход которого соединен с выходом первого счетчика, а выход первого триггера соединен с третьим входом пер вого коммутатора, первый элемент И, первый вход которого соединен с выходом триггера, второй вход первого элемента И соединен с выходом первого счетчика, а выход первого элемента И  вл етс  выходом генератора, введены второй регистр пам ти, блок буферной пам ти, второй коммутатор, бпок сравнени , шифратор, блок элементов И, второй счетчик, второй элемент И и блок управлени , состо щий из третьего элемента И, третьего счетчика и второго триггера, выход которого соединен с входом Сброс третьего счет чика, счетный вход которого соединен с выходом третьего элемента И, установочный вход третьего счетчика объединен с нулевым входом второго триггера, вход второго элемента И соединен с выходом первого регистра пам ти, а выход второго элемента И соединен с нулевым входом первого триггера и третьим входом перво го коммутатора, первый вход второго коммутатора соединен с выходс д блока буферной пам ти, вход шифратора соединен с выходом второго регистра пам ти, с вторым входом второго коммутатора и с первым входом блока сравнени , первый вход блока элементов И соединен с выходом шифратора, второй вход блока элементов И соединен с выходом генератора равномерно распределенных случайных чисел, а выход блока элементов И соединен с первым входом блока буферной пам ти и вторым входом блока сравнени , установочный вход второго счетчика соединен с выxoдt v второго коммутатора, выход блока сравнени  соединен с первым входом третьего элемента И, второй вход которого соединен с выходом генератора тгжтовых импульсов, счетным входом второго счетчика и входом генератора равномерно распределенных случайных чисел, нулевой вход второго триггера соединен с выходом второго счетчика и счетным входом первого счетчика, единичный вход второго триггера соединен с выходом первого элемента И и вторым входом управл емого веро тностного преобразовател , выход второго триггера соединен с третьим входом второго коммутатора , выходы третьего элемента И и тре-г тьего счетчика соединены соответственно с вторым и третьим; входами блока буферной пам ти. На чертеже представлена структурна  схема предлагаемого генератора. Устройство содержит генератор 1 рав номерно-распределенных случайных чисеи. управл емый веро тностный преобразователь 2, первый регистр 3 пам ти, первый коммутатор 4, первый счетчик 5, второй элемент И 6, триггер 7, элемент И 8, блок 9 буферной пам ти, второй регистр 10 пам ти, второй коммутатор 11, шифратор 12, блок 13 элемента И, бпок 14 сравнени , второй счетчик 15, генератор 16 тактовых импульсов, блок 17 управлени , состо щий из третьего элемента И 18, третьего счетчика 19, тригу гера 2О. Выход генератора равномерно-распределенных чисел 1 соединен с вторым входом блок 13 элементов И и первым входом управл емого веро тностного преобразовател  2, выход которого соединен с четвертым входом первого коммутатора 4. Выход первого регистра 3 соединен с третьим входом первого коммутатора 4 и входом элемента И 6, выход которого соединен с первым входом триггера 7 и вторым входом первого коммутатора 4. Выход первого коммутатора 4 соединен с первым входом первого счетчика 5. выход которого соединен с вторь1ми входами триггера 7 и элемента И 8. Выход триггера 7 соединен с первым входом первого коммутатора 4 и первым входом элемента И 8, выход которого соединен с вторым входом управл емого веро тнос ного преобразовател  2, с четвертым входом блока 17 управлени  н  вл етс  выходом устройства. Выход второго ре- гистра 10 соединен с вторым входом второго коммутатора 11, первым входом пока 14 сравнени  и входом шифратора 12, выход которого соединен с первым входом блока 13 элементов И. Выход блока 13 элементов И соединен с вторым входом блока 14 сравнени  и первым вхо дом блока 9 буферной пам ти, второй вход которого соединен с третьим вйходом блока 17 управлени , третгай выход с вторым выходом блока 17 управлени , а выход - с первым входом второго коммутаторе 11. Выход генератора 16 соеди нен с входом генератора равномерно распределенных С11учайных чисел 1 и вторым ВХОДОМ блока 17 управлени  и второго счетчика 15, первый выход которого сое (щнен с выходом второго коммутатора 11, а выход - с вторым входом первого рчетчика 5 и третьим входом блока 17 управлени . Первый вход блока 17 управлени  соединен с выходом блока 14 срав нени . Первый вход блока 17 управлени  соединен с выходом блока 14 сравнени , а первый выход - с третьим входом вто рого коммутатора 11. Причек в блоке управлени  17 третьего элемента И 18 первый вход  вл етс  первым входом блока 17 управлени , второй вход  вл етс  вторым входом блока 17 управлени , вы .ход соединен с первым входом третьего счетчика 19 и  вл етс  третьим выходом блока 17 управлени , выход третьего счетчика 19  вл етс  вторым выходом блока 17 управлени , первый вход триггера  вл етс  четвертым входом блока, а выход соединен с третьим входом счетчика 19 и  в л етс  первым выходом блока 17 управлени . Второй вход третьего (счетчика 19 соединен с вторым .входом триггера 2О и  вл етс  третьим входом блока 17 упргивлени . Устройство работает по принципу пересчета регул рной последовательности импульсов со случайным коэффициентом пересчета. Коэффициент пересчета равен (X + Ai+OW- a - . (X.-Ml+Kj- - , дл  ..,/2, где М - масштабный коэффициент; А - коэффициент аппроксимации; Х - случайные числа с управл емым заданным законом распределени ; аппроксимирующие равномернораспределенные случайные числа в интервале 0; М. Генератор равномерно распределенных случайных чисел 1 служит дл  формировани  потока первичных случайных чисел. Управл емый веро тностный преобразователь 2 осуществл ет преобразовани  потока первичных чисел в поток случайных чисел с требуемым законом распределени . Преобразователь 2 может быть любым известным решением, обеспечивающим нужное быстродействие и заданную точность, имеет вход равномерно распределенных чисел и вход запускаемого импульса. В регистре 3 хранитс  код коэффициента посто нной составл ющей А, а в регистре 10 - код масштабного коэффициента М, Первый коммутатор 4 по сигналу на управл ющем входе 1 подключает выход блока к входу. 3 или входу 4, Вход 1 , и вход 2 объединены по функци м ИЛИ. Первый счетчик 5 имеет вход 1 кода начального состо ни , вход синхронизации счета 2 и выход переполнени . Аналогично построен второй счетчик. Запись начального состо ни  в обоих счетчиках производитс  сигналом их переполнени . Блок 9 буферной пам ти имеет вход . данных 1: вход 3 адреса, вход 2 синхронизации и выход данных. Шифратор 12 формирует код, состо щий из нулевой в старшей часта и единиц , в младшей части, начина  со старшего значащего не равного разр да. Это может быть набор двухкодовых элементов ИЛИ, выходы которых  вл ютс  выходами шифратора, первые входы соединены с выходами предыдущих разр дов шифратора, а вторые входы  вл ютс  разр дными входами шифратора. Счетчик 19 - реверсивнь1й. Вход 1 вход суммировани , вход 2 - вход вычитани .. Вход 2 и вход 3 объединены по схеме И. Функционирует устройство следующим образом. В исходный момент (в начале формировани  очередного случайного интервала) триггер 7 и триггер 20 блока 17 управлени  находитс  в нулевом состо нии, что разрешает постуттление через коммутатор 4 на вход управлени  пересчетом 1 счетчика 5 кода случайного числа с выхода управл емого веро тностного пре995 обрааовател  2 и поступление через коммутатор 11 на вход управлени  пересче-: том счетчика 15 кода случайного чисхш с выхода блока 9. На вход 2 счетчика 15 поступают импульсы с выхода генератора 16с периодом следовани  Т. По поступлении с начала формировани  интервала. Х +1 импульсов на выходе счетчика 15 вьфабаты ваетс  импульс, .поступающий на вход 2 счетчика 5 и устанавливающий триггер 20 блока 17 управлени  в единичное состо ние, разрещающее прохождение через коммутатор 11 на вход управпе и  пересчетом счетчика 15 кода числа М с выхода регистра 10. При этом счетчик 15 до конца формировани  работает как делитель частоты с. коэффициентом пересчета М, на его выходе вырабатываютс  импульсы с периодом следовани  М Т. По поступлении после этого на вход .2 счетчика 5 Х импульсов с выхода счетчика 15 на его выходе вырабатываетс  импульс, устанавливающий триггер 7 в противоположное (единичное) состо ние, запрещающее прохождение через коммутатор 4 кода с выхода управл емого веро тностного преобразовател , а разрещающее прохождение на вход 1 счетчика 5 кода коэффициента посто нной составл ющей А с выхода регистра 3. После чего по поступлении на вход счетчика 5 А+1 импупьсов, на выходе счетчика 5 вырабатываетс  второй импульс, который проходит через элемент И 8 на .выходе устройства . Формирование очередного случайного временного интервала закончено. По второму импульсу с выхода счетчика 5 триггер 7 устанавливаетс  в исходное нулевое состо ние, по выходному импульсу в блоке 17 управлени  триггер 20 устанавливаетс  в исходное нулевое состо ние, на выход управл емого веро тностного преобразовател  поступает новое случайное число X2.После этого описанный процесс повтор етс . Если во всех разр дах регистра 3 еди ницы, с выхода элемента И 6 поступает сигнал, который посто нно удерживает триггер 7 в единичном состо нии и разрешает прохождение через коммутатор 4 только кодов с выхода управл емого веро тностного преобразовател . При этом процесс формировани  сигналов зака1гчп1ва етс  по первому импупьсу с Ешхода счетчика 5. Таким образом, период спедовани  импульсов формируемого устройства потока 1ри А 11 ... Ill состоит из трех понентов: ( Xj +1 )Т +1)М.Т,енСу мма двух первых компонентов дает случайную составл ющую периода следовани . Причем X 4 MTfgj определ ет значение опорных интервалов длительностью M. области существовани  периода следова ,ни  выходных импульсов, а распределе;Ние опорных случайных чисел Х задают : веро тности попадани  значений периода следовани  в данные опорные интервалы. Компонент-(Xj+1) Tpg  вл етс  аппрок:симирующим , равномерно распределенные .в интервале fO, Ml случайные числа Х,. задают на опорных интервалах М кратных Т равноверо тных дискретных значений периода следований выходных импульсов. Компонент (А-И) дает значение посто нной составл ющей периода следо- вани  выходных импульсов. При А 11 112 Данный компонент устройством не формируетс . Формирование р)авномерно распределенных в интервале О, М чисел осуществл етс  путем отбора из потока первичных равномерно распределенных случайных чисел, формируемых генератором. 1 чисел, попадающих в диапазон 0, М Причем с целью пох ышени  средней скорости отбора посредством щифратора 12 и блока 13, производитс  автоматическое приведение разр дности отбираемых случайных чисел до разр дности значащей цифры числа М, потребление случайных чисел X2 осуществл етс  через блок 9 буферной пам ти, что необходимо дл  согласовани  С1 чайности моментов их формировани  и потреблени . Шифратор 12 формирует код маски, представл ющий собой набор нулей в старщей части и единиц в младшей части, начина  со старшего значащего разр да (первого разр да со С1Х) старшего, равного единице) в коде числа М, хранимого в регистре 10. Простейший шифратор такого типа представл ет собой набор двухкодовых элементов ИЛИ, выходы которых  вп отс  разр дными выходами шифратора, первые входы соединены с выходами предыдущих разр дов щифратора а вторые входы  вп к тс  разр дными входами шифратора. Блок 13 элементов И осуществл ет поразр дное логическое уы ожеи е кодов первичных случайных Hifcen с кодом маски, на. выходе блока получаютс  равномерно распределенные случайные числа, разр дность значаюшей части которых не превышает значащей части кода М. При этом область уществовани  случайных чисел на выходе блока 13 эпементов не превышает значение М более чем в два раза, веро тность того, что очередное число не попадает в диапазон О,М меньше 0,5 дл  всего диапазона изменени  М. Случайные числа с выхода блока 13 элемента И поступают на вход блока 14 сравнени , котора  сравни вает их со значением кода М из регистра 10. Если очередное число меньше либо равно М, сигнал логической единицы с выхода схемы сравнени  разрешает про хождение на вход 2 блока 9 через элемент 18 блока 17 управлени  импульсов генератора 16, по которому число с выхода блока 13 элементов И записываетс  в 9. Если очередное число больше М, pgo пропускаетс , анализируетс  следующее. Адреса записи и считывани  чисел Х из 9 формируютс  реверсивным счетчиком 19 блока 17 управлени . После записи каждого нового числа в счетчик 19 увеличиваетс  на единицу импульсом записи, поступаюлщм с входа элемента 18 на первый вход счетчика. После каждого счи тывани  числа из блока пам ти, состо ние счетчика 19 уменьшаетс  на единицу по импульсу, поступающему на вход 2 и наличии присутствующего во врем  считывани  уровн  логической единицы на входе 3, поступающего с выхода триггера 20. При высокой интенсивности формируемого устройством пот-ока импульсов могут возникать ситуации повторного счи тывани  чисел из блока 9. Однако, если интенсивность выходного потока меньше интенсивности формировани  чисел, можно .Ёсегда выбрать такой объем пам ти, что веро тность повторных считываний будет ничтожно мала. В устройстве можно примен ть и другие варианты блока управлени , реализующие , например, другую дисциплину обмена с буферной пам тью, или другую очередность формировани  компонентов периода следовани  выходных импульсов. Введение новых блоков и св зей обуславливает упрощение настройки генератора . Длительность формируемых интервалов определ етс  соотношени ми: Т (Х, + . Т ( + Х24-|) Тген приАИ.-. где А и М - значени  кодов, хранимых в первом и втором регистрах, соответственно: Т ген период следовани  импульсов генератора тактовых импульсе , коды случайных чисел, формируемых управл емым веро тностным преобразователем; Xj-O, М - случайные числа, распределенные на интервале fp,Mj. Изменение масштаба закона распределени  осуществл етс  вариацией значени  М, так как при его изменении происхо дит пропорциональное изменение состав- л ющей AMTpg длительности опорных ин. тервалов Х MTpg (из формулы (1) и автоматически - количества равноверо тных дискретных значений аппроксимирующего интервала, период дискретизации которого остаетс  посто нно равным Tpg, Если необходима регулировка верхне- го предела области существовани  периода следовани  импульсов выходного потока без изменени  нижнего предела и формы закона распределени , она осуществл етс  при А tli .., ilg изменением кода М и обратно пропорциональным изменением кода А (чтобы вепичина осталась без изменени ), при А 11 ... llij только изменением кода числа М. Положительный эффект получаетс  за счет введени  блока буферной пам ти,второго регистра, шифратора, второго коммутатора , блока схем И, схемы сравнени , второго счетчика блока управлени  и св зи между ними. Уменьшение минимальной длительности интервалов. Из соотношени  (2) следует , что при А -- 11 ... 112 ° всех разр дах первого регистра наход тс  единицы ) область существовани  периода Т следовани  импульсов, формируемого предлагаемым устройством, потока импупьсов, лежит в пределах ген- - 1 то,хИ) т.е. минимальна  длительность между импульсами равна Tf.g Этот эффект получен от введени  второго элемента И. Предлагаемое устройство обладает простотой настройки и регулировки интенсивности выходного потока или верхней границы области существовани  периода их следовани  при нормированной минимальной длительности периода следовани ; уменьшением минимальной длительности периода следовани  импупьсов, .котора  независимо от интенсивности выходного потока может иметь минимально возможную дл  элементной базы устройства величину Независимостью от области существовани  случайной составл ющей периода спедовени  выходных импупьсоЬ (от интенсивности выходного потока) интервапа его дискретиаацйи, который может иметь минимальную, определенную предельными скорост ми характеристиками элементной базы устройства посто нную величину Tj-en так как изменение области существовани  случайно составл ющей осуществл етс  при изменении соэффихшента М за счет изменени  колиаества аппроксимирующих состо ний на опорных интервалах при неизменной величине ° обуславливает высокую адекватность дискретного распределени  непрерывному, что имеет немаловажное значение при использовании устройства дл  исследовани  структурно-сложных схем, при построении аппаратурных мо делей массового обслуживани . Предлагаемое устройство позвол ет примен ть его взамен ycтpoйcтвJ формирующих потоки импульсов с непрерывным распределе1 гаем, отличающихс  по сравнению с предлагаемой сложностью техничес кой реализации, настройки и управлени  интенсивностью. Формула изобретени  Генератор случайного импульсного про цесса, содержащий генератор тактовых им пульсов, генератор равномерно распределенных случайных чисел, управл емый ве ро тностный преобразователь, первый вход которого соединен с выходом генератора равномерно распределенных случай ных чисел, первый регистр пам ти, первый коммутатор, первый вход которого . соединен с выходом первого регистра пам ти , второй вход первого коммутатора соединен с выходом управл емого веро т ностного преобразовател  , первый счетчи установочный вход которого соединен с выходом первого коммутатора, первый триггер, единичный вход которого соединен с выходом первого счетчика, а выход первого триггера соединен с третьим вхо дом первого коммутатора, первый элемен И, первый вход которого соединен с выхо дом триггера, второй вход первого элемента И соединен с выходом первого сче чика, а выход первого элемента И  вл етс  выходом генератора, ОТЛИЧАЮЩИЙСЯ тем, что, с целью повышени  быстродействи  генератор содержит второй регистр пам ти, блок буферной па м ти, второй коммутатор, блок сравнени , щифратор, блок элементов И, второй счетчик , второй элемент И, третий элемент И, третий счетчик и второй триггер, выход которого соединен с входом Сброс третьего счетчика, счетный вход которого соединен с выходом третьего элемента И, установочный вход третьего счетчика объединен с нулевым входом второго триггера , вход второго элемента И соединен с выходом первого регистра пам ти, а выход второго элемента И соединен с нулевым входом первого триггера и третьим входом первого коммутатора, первый вход второго коммутатора соединен с выходом блока буферной пам ти, вход шифратора соединен с выходом второго регистра пам ти, с вторым входом второго коммутатора и с первым входом блока сравнени , первый вход блока элемента И соединен с выходом шифратора, второй вход блока элементов И соединен с выходом генератора равномерно распределенных случайных чисел, а выход блока элементов И соединен с первым входом блока буферной пам ти и вторым входом блока сравнени , установочный вход второго счетчика соединен с выходом второго коммутатора, ВЬ1ХОД блока сравнени  соединен с первым входом третьего элемента И, второй вход которого соединен с выходом генератора тактовых импульсов , счетным входом второго счетчика и входом генератора равномерно-распределенных случайных чисел, нулевой вход второго триггера соединен с выходом второго счетчика и счетным входом первого счетчика, единичный вход второго триггера соединен с выходом первого элемента И и вторым -входом управл емого веро тностного преобразовател , выход :. второго триггера соединен с третьим входом второго коммутатора, выходы третьего элемента И и третьего счетчика соединены соответственно с вторым и третьим входами блока буферной пам ти. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидете1льство СССР № 312253, кл. q 06 F 1/О2, 1969.
2. 2.Авторское свидетельство СССР № 528574, кл. Q 06 F 1/02, 1974.
3. 3.Авторское свидетельство СССР № 440662, кл. q 06 F 1/02, 1973 (прототип).