SU951720A2 - Устройство автоматического контрол исправности приемника - Google Patents

Description

1

Изобретение относитс  к технике св  зи и может быть использовано в устройствах автоматического контрол  качества принимаемого сигнала.

По основному авт. св. № 605319, известно устройство автоматического контрол  исправности приемника, содержащее последовательно включенные блок приемного тракта и дешифратор, один из выходов которого подключен к последовательно ц, соединенным блоку выделени  тактовой частоты, решающему блоку;и запоминающему триггеру, обоими выходами соединенному с входами управлени  блока при- . емного тракта, другие информационные ,5 входы дешифратора соединены с входами блока потреблени  информации, ключи, подключенные параллельно информационным выходам дешифратора, и включенные последовательно между соответствующим 20 выходом дешифратора и управл ющими . входами ключей, блок формировани  напр жени , избирательной автоматической регулировки усилени  (АРУ), первый по-г ;

роговый элемент, элемент И-НЕ, между вторым входом которого и другим выходом решаюш:его блока последовательно включены интегратор и второй пороговый элемент, и блок управлени  ключом, при этом выход блока формировани  напр жени  избирательной АРУ дополнительно подключен к блоку приемного тракта f Ij.

Однако данное устройство обладает низкой помехоустойчивостью. Помехоустойчивость резко снижаетс  при большом уровне информационного сигнала и . помех, превьЕпающих динамический диапазон сигнала, ввиду ограничени  АРУ уровн  выходного напр жени  блока приемного тракта и, следовательно, уровн  сигнала тактовой частоты, увеличива  число переключений приемшлх трактов, что вносит дополнительные искажени  в принимаемую информацию.

Цель изобретени  - повышение помехоустойчивости устройства.

Указанна  цель достигаетс  тем, что в устройство автоматического контрол  исправности приемника, содержащее последовательно включенные блок приемного тракта и дешифратор, один из выходов которого подключен к последовательно соединенным блоку вьщелени  тактовой частоты, решающему блоку и запоминающему триггеру, обоими выходами соединенному с входами управлени  блока приемного тракта, другие информа|ционные выходы дешифратора соединены с входами блока потреблени  информации а также ключи,, подключённые параллельно информационным выходам дещифратора и включенные параллельно информационным выходам дешифратора, и включенныв последовательно между соответствующим выходом дешифратора и управл ющ ми входами ключей, блок формировани  напр жени  избирательной автоматическо регулировки усилени  (АРУ), первый пороговый элемент, элемент И-НЕ, между вторым входом которого и друг1 м вызсодом решающего блока последовательно включены интегратор и второй пороговый элемент, и блок управлени  ключами, при этом выход блока формировани  напр жени  избирательной АРУ дополнительно подключен к блоку приемного тракта, вве дены последовательно соединенные блок синхронизации, генератор тактовой частоты , переключатель и третий пороговый элемент, один из выходов дешифратора подключен к входу блока выделени  тактовой частоты, выход которого подключен к входу бпоКа синхронизации, а вход первого порогового элемента соединен со входом третьего порогового элемента, вы ход которого подключен к третьему вход переключател . На че{угеже изображена структурна  схема предлагаемого устройства. Устройство содержит блок приемного тракта, 1, дешифратор 2, блок вьще ени  тактовой частоты 3, решающий блок 4, запоминающий триггер 5, блок потреблени  информации 6, ключи 7 и 8, блок формировани  напр жени , избирательной АРУ 9, первый пороговый элемент 1Q, элемент И-НЕ 11, блок управлени  ключами 12, интегратор 13, второй и трети пороговые элементы 14 и 15, переключатель 16, генератор тактовой частоты 17, блок синхронизации 18.

Устройство работает следующим образом . .,

С дешифратора 2 совокупность сигналов после первой ступени декодировани  поступает в блок 9 формировани  напр Ёсли прием не восстановилс , то че55 ре врем  происходит отключение

потребител  информации. Врем  . устанавливаетс  выбором напр жени  с второго порогового элемента 14 таким. жени  избирательной АРУ, в котором формируетс  напр жение АРУ, основное назначение которого - поддержание посто нства выходного напр жени  блока 1 приемного тракта. Напр жение АРУ поступает на йход первого порогового элемента 10, пороговое напр жение которого соответствует необходимому минимальному уровню сигнала, и на вход третьего порогового элемента 15, пороговое напр жение которого соотв€УТствует максимальному уровню АРУ на выходе блока 9 формировани  АРУ, при минимально допустимом уровне сигнала тактовой частоты на выходе дешифратора 2. При превьпдении порогового напр жени  первого порогового элемента 10 на вход элемента И-НЕ 11 поступает разрешающий потенциал. На второй вход элемента И-НЕ 11 разрешающий потенциал поступает со второго порогового элемента 14, когда напр жение, поступающее с интегратора 13, превысит пороховое напр жение, При наличии сигнала, превышающего пороговое напр жение, на выходе элемента И-НЕ 11 формируетс . напр жение логического нул , которое в блоке 12 управлени  ключами инвертируетс  в напр жение высокого уровн , которое обеспечивает прохождение тока и размыкание ключей 7 и 8, что приводит к прохождению достоверной информации в блок 6 потреблени  информации. При наличии сигнала, превьшгающего пороговое напр жение третьего порогового элемента 15, переключатель 16 переклк чает вход блока вьщелени  тактовой частоты 3 с выхода дещифратора 2 на выход генератора тактовой частоты 17, поддержание синхронизации которого обеспечиваетс  блоком 18 синхронизации. При попадании сигнала или ухудшении его качества с дешифратора 2 сигнал поступает в триггер решающего блока 4 и опрокидывает его. С решающего блока 4 сигнал поступает в запоминающий триггер 5 и далее на управл ющие входы блока 1 приемного тракта., где происходит переключение резервного тракта j приема. При этом восстанавливаетс  прохождение сигнала. чтобы кратковременные пропадани  сигнала , допустимые в эксплуатации, не приводили к отключению потребител  информации . Предлагаемое устройство по сравнени с известным позвол ет исключить переключени  приемных трактов, вызванные работой АРУ при резких колебани х уров н  сигнала и помех, и тем самым повысить помехоустойчивость устройства в целом. ормула изобретен Устройство автоматического контрол  исправности приемника по авт. св. № 605319, отличающеес  и   тем, что, с целью повышени  помехоустойчивости устройства, введены последовательно соединенные блок синхронизации , генератор тактовой частоты, переключатель и третий пороговый элемент, при этом один из выходов дешифратора через переключатель подключен ко вхо ду блока выделени  тактовой частоты, выход которого подключен к входу блока синхронизации, а вход первого порогового элемента, соединен с входом третьего порогового элемента, выход которого подключен к третьему входу переключател . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 6О5319, к . Н 04 В 1/10, 1976.

Claims (1)

1. Формула изобретения·

   Устройство автоматического контроля исправности приемника по авт. св. № 605319, отличающееся тем, что, с целью повышения помехоустойчивости устройства, введены последовательно соединенные блок синхронизации, генератор тактовой частоты, переключатель и третий пороговый элемент, при этом один из ί выходов дешифратора через переключатель подключен ко входу блока выделения тактовой частоты, выход которого подключен к входу блока синхронизации, а вход первого порогового элемента, соединен с входом третьего ¹ порогового элемента,> выход которого подключен к третьему входу переключателя.