KR800001062B1 - 잡음 소거 시스템을 포함하는 계수기형 원격제어수신기 - Google Patents

Abstract

내용 없음.

Description

잡음 소거 시스템을 포함하는 계수기형 원격제어수신기

제1도는 텔레비죤 수신기에 사용하기에 적합하고 본 발명을 실시하는 잡음소거 회로를 포함하는 원격제어 수신기를 도시한 계통도.

제2도는 제1도의 일반장치에 사용하기에 적합한 본 발명을 실시하는 제2잡음 소거 회로를 도시한 계통도.

본 발명은 수신된 명령을 확인하기 위한 주파수계수장치를 사용 하는 원격 제어 수신기에 관한 것으로, 특히 잡음 소거 시스템을 포함하는 디지털형의 원격 제어수신기에 관한 것이다.

초음파 원격 제어 시스템은 다수의 연속파(C.W.) 신호가 발생되며 각 신호의 주파수가 제어된 상이한 기능과 단일로 연결되는 것이 공지되어 있다. 이 시스템은 예를들어 칼라, 색조, 볼륨 및 채널 선택과 같은 기능이 제어될 칼라텔레비죤 수상기에 사용되어 있다. 이러한 상황에서, 개별적인 명령 주파수를 분리 및 동일화하기 위해 인덕턴스-캐패시턴스 동조회로를 통상적으로 사용하여 왔다. 이러한 시스템들은 동조회로들이 개별적으로 배열되어야 하고 적당한 경비로 실현될 수 있는 선택도에 상당히 제한된다. 최근에, 원격제어 수신기들은 예정된 타이밍 기간이내 “윈도우(window)”동안 수신된 초음파 신호의 싸이클들을 계수하여 전송주파수와 제어될 기능을 동일화하기 위해 디지탈 기술을 사용하는 것이 제안되어왔다. 오차신호(잡음)소거의 어느정도는 계수되기전에 신호를 아날로그 혹은 디지탈 필터링하므로서 이러한 시스템에서 이루어진다(예, B. Viereck, P. Wahl 및 H. Leuschner에 의해 1972년 간행된 Funkschau, 볼륨 23/24 “Ein Farbfernehgerat ohne Bedienungskn

feё)

볼륨, 색조 혹은 칼라와 같은 기능의 경우에, 명령에 응답하는 이 파라메터들내의 증가 변화가 매우 작게 배열될 수 있으므로 명령내의 우연한 오차반응이나 방해를 시청자가 묵인할 수 있다. 그러나, 채널선택의 경우, 응답때의 신호 증가의 오차는 바람직하지 못한 채널(스테이숀)이 선택되게 한다. 또한, 채널 번호 명령의 각 디지트가 독특한 주파수(즉, 채널 선택용 “주사”로 콘트라스트될 때 채널의 다이렉트 어드레스)에 의해 표시되면, 명령의 순간적인 전달 방해는 채널 명령의 한 디지트의 전송말단과 제2 디지트의 전송초기때 방해될 수 있다. 예를들면, 디지트 “2”명령에 대응하는 주파수의 전송 순간 방해는 “22”명령때 시스템에 의해 방해될 수 있다. 그러므로 바람직한 채널과 수신기에 의해 표시되는 것이 불균형하게 된다. 다중통로 수신, 전화링임, 케이블협화음 등과 같은 초음파 원격제어 시스템과 연관된 이 의사신호 및 다른 의사신호 문제들은 가정용 원격 제어 시스템을 설계할 때 고려해야 한다.

본 발명에 의하면, 원격 제어 수신기는 다수의 명령을 표시하는 신호를 처리하기 위해 사용된다. 각각의 명령은 각각의 주파수 대역내에 있는 제어신호에 의해 동일화된다. 예정된 시간 간격에서 순환하는 타이밍 기준 신호를 공급하기 위한 장치도 갖추고 있다. 계수기 장치는 타이밍 기준 신호에 응답하고 명령을 표시하는 출력신호를 갖추기 위해 제어신호에 응답한다. 출력신호들중 연속적인 것들을 비교하고 연속시간 간격내의 유사신호들의 연속 수신을 동일화하기 위한 장치도 갖추고 있다. 또한 명령을 수행하기 위해 출력신호에 응답하는 제어장치도 갖추고 있다. 스위칭 장치는 예정된 수의 유사 출력신호가 감지된 후에만 출력신호를 제어 장치에 결합시키고 출력신호가 유사 출력신호로부터 예정된 방식으로 이탈될 때 출력신호를 제어장치로부터 분리시키기 위해 장치에 결합된다.

이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.

제1도의 시스템에서, 다중주파수 C.W초음파 송신기 20의 조작자는 관련된 텔레비죤 수상기 22내에서 제어된 기능에 대응하는 전송된 주파수를 선택한다. 대표적인 주파수는 25,000-5,000Hz 정도이고, 예를 들어 1080Hz의 간격으로 이 대역내에서 분리된다.

예를들면 적당한 기능(볼륨 “VP”)을 하는 푸쉬버턴을 작동시킴으로서 주파수가 선택된다. 초음파는 송신기 변환기 24에서 발생되며 수신 변환기 26에 의해 수신된다. 수신된 파는 신호증폭기 28을 통해 예를들어 9개의 인자들에 의해 입수신호들의 효율적인 주파수 분할을 제공하도록 배열된 주파수 부호화 계수기 30에 결합되는 전기신호로 변환된다. 계수기 시스템 30은 정규비(교류전원선 혹은 크리스탈 기준원으로부터 유도되는 50 혹은 60Hz)로 클록 혹은 타이밍 펄스를 타이밍 신호원 34로부터 공급받으며 수신된 신호의 주파수를 표시하는 5개의 라인 62상에 2진출력을 제공한다. 주파수 부호화 계수기 30은 제어 펄스 발생기 32로부터 공급되는 리세트 펄스에 의해 각각의 계수 간격을 시작하기 이전에 모두 제로 출력으로 리세트된다. 각각의 계수 간격의 말단에서 라인 62상에 제공된 주파수가 분할된 데이타는 다수의 입력 및 출력 단자들(예, 5개)과 다수의 간격 “랫치”회로를 갖고 있는 제1레지스터36에 결합된다. 이 랫치회로는 래지스터 36의 입력단자에 존재하는 정보를 후술되는 바와같이 랫치 입력단자 38에 공급된 클록킹(랫치) 입력에 응답하는 그의 출력단자에 전송하도록 동작한다. 이러한 랫치회로로는 알씨 에이 코오포레이숀에 의해 판매되는 CD 4042형이 있다.

레지스터 36에 의해 제공된 출력 데이타는 다수의 라인 64를 통해 레지스터 36과 동일한 제2레지스터 40의 입력 데이타 단자의 대응수에 결합된다. 레지스터 40은 후술되는 바와 같이 출력라인 68에 입력라인 66에서 나타나는 데이타를 전송하는 것을 제어하기 위하여 랫치 입력단자 42를 포함한다.

레지스터 40의 데이타 출력단자는 라인 68을 통해 텔레비죤 수상기 22내의 적당한 부호와 및 제어회로 44에 결합된다.

제어회로는 44는 아날로그 및 디지털 기능(칼라, 볼륨, 채널)을 제어하기에 적당한 신호로 공급된 디지털 데이타를 변환하도록 배열되어 있다.

제1레지스터 36속, 레지스터 36과 40사이 및 레지스터 40으로부터 제어회로 44까지 데이타를 전송하는 것은 랫치 제어장치 50의 각 출력 46, 48로부터 단자 38과 42에 공급된 각각의 클록킹 혹은 랫치제어 신호에 따라 유효하다.

랫치 제어장치 50은 주파수 부호와 계수기 30에 의해 공급되는 정보의 신뢰성을 측정하고 이러한 신뢰성을 바탕으로 하여 데이타를 제어회로 44에 결합하거나 이러한 데이타를 분리시키도록 제 1 및 제2비교기 52,54 “유사” 계수기 56 및 “비유사” 계수기 58과 관련하여 동작한다. 이 목적을 위해서, 제1비교기 52는 미리 축적된 데이타와 입수 데이타를 비교하도록 레지스터 36의 데이타 입력과 출력 단자에 각각 결합된 두셋트의 입력단자를 포함한다. 이와 마찬가지로, 제2비교기 54는 레지스터 40의 데이타 입력 및 출력 단자에 각각 결합된 두 셋트의 입력단자들을 포함한다. “비교” 또는 “비(非)비교” 출력지시는 비교기 52의 출력단자 60과 비교기 54의 출력단자 84로부터 랫치 제어장치 50으로 결합된다. 또한, 제2레지스터 40의 출력데이타 라인 68은 제어정보가 기능제어회로 44에 공급될 때 지시를 하도록 랫치 제어장치 50내의 제1입력 OR회로 82에 결합된다. 랫치 제어장치 50내의 잔여 부품들의 논리배열은 전형적인 동작 순서의 문맥을 통하여 이해할 수 있다.

변환기 26에 의해 초음파 신호를 수신하기 전에, 타이밍 신호원 34는 예를들어 1/120초 격리된 클록펄스를 발생시키도록 동작한다. 이 각각의 클록 펄스들은 비슷하게 짧은 기간 “랫치”펄스 (예를들면, 길이 20내지 40마이크로 초의 범위내)를 제공하도록 제어펄스 발생기 32에 의해 처리된다. 각각의 리세트 펄스는 주파수 부호화 계수기 30으로부터의 출력라인 62가 모두 제로(0)로 되돌아오게 한다. 신호가 수신되지 않을 때, 이 제로 데이타는 후술되는 방식으로 데이타 라인 64 및 68을 통해 전달된다.

리세트 펄스들 사이의 다음기간 동안, 변환기 26에서 수신된 데이타 신호(즉, 연속 초음파신호)는 그의 주파수가 예를 들어9개의 인자로 분할된 주파수 부호화계수기 30에 결합된다.

이 주파수 분할은 계수기 30의 출력에서 잡음 펄스의 효과를 감소시키는데 도움을 주는 일종의 신호 전자 여과형태를 제공한다. 계수기 30의 주파수 분할된 출력은 라인 62에서 나타나며 출력라인 64상에 존재하는 정보와 제1비교기 52에서 한 데이타 라인씩 비교된다. 처리되는 신호가 새롭게 수신되기 때문에, 라인 62 및 64는 상이한 데이타조건(대표적으로 라인 64는 모두 제로로 됨)을 나타내며, 비교기 52는 단자 60에서 “비비교”응답(예, 논리제로)를 발생시킨다. 비비교 응답은 반전증폭기 70에 의해 반전되고 최종신호(논리 “1”)은 NAND게이트 72의 한 입력단자에 인가된다. 계수 기간의 말단 바로 전(즉, 다음 리세트 펄스전)에, “랫치”펄스는 제어 펄스발생기 32로부터 NAND게이트 72의 제2입력으로 공급된다. NAND게이트 72는 응답하여 “셋트” 펄스를 RS쌍안정회로 74의 셋트단자에 결합시킨다. 이 셋트 펄스는 회로 74의 출력(Q)단자에서의 상태를 변하게(0에서 1로)하므로, 리셋트 펄스가 유사 계수기 56의 리셋트(R)단자에 결합되게 한다. 유사계수기 56의 모든 출력데이타 라인76(2⁰-2²)은 0으로 리셋트되므로, “비유사”데이타입력이 제1레지스터 36에 공급된다는 사실을 표시한다. 쌍안정회로 74는 이것의 말단부 다음에 오는 랫치 펄스의 레벨에 응답하므로, 쌍안정회로 74는 Q단자에서 0출력으로 리셋트 된다는 것을 주지해야 한다. 이때 유사 계수기 56은 계수(C)단자 88에 공급되는 리셋트 펄스들을 계수하도록 준비된다.

라인 76에 결합된 NAND게이트 78은 펄스 발생기 32로부터 “랫치” 펄스를 공급받는 NAND게이트 80에 논리 “1” 신호를 제공한다. 랫치 펄스는 NAND게이트 80에 의해 반전되며 NAND게이트 86에 의해 다시 반전된다. 후술되는 바와같이, 랫치 펄스는 비유사 계수기 58이 제로출력 상태에 있기 때문에 이 시간에 NAND게이트 86에 의해 반전되므로, NAND게이트 86의 제2입력은 NAND게이트 100을 통해 논리 “1”입력을 제공한다. 제1레지스터 36의 랫치 단자 38에 공급되는 최종적인 랫치펄스는 입력라인 62에서의 데이타가 레지스터 36에 축적되게하고 뒤따르는 리셋트 펄스가 주파수 부호화계수기 30 및 라인 62를 제로 상태로 다시 회복시키기 바로 이전에 출력 라인 64에서 나타나게 한다.

그러나, 제1레지스터 36에 축적된 새롭게 수신된 데이타는 이때 기능 제어회로 44에 전달되지 않는다. 이 전달은 제2레지스터 40에 의해 차단되며, 그의 랫치단자 42는 적당한 랫칭펄스가 NAND게이트 90을 통해 단자 42에 공급될 때까지 0으로 유지된다. 이러한 랫칭 펄스(0으로부터 1로 그리고 1로부터 0으로의 전이)는 유사 계수기 56이 연속적인 데이타 기간의 예정된 수(예, 16개)동안 동일데이타의 데이타라인 62에 출현되는 것을 기록할 때까지 갖추어지지 않는다. 이때, 유사 계수기 56의 모든 출력라인 76은 1로 표시되며, NAND게이트 78의 출력은 0으로 바뀌며 1논리 상태로의 전이는 랫치단자 42에서 나타난다. 이때 데이타라인 66에서의 정보는 데이타라인 68에 나타나서 기능 제어회로 44에 결합된다. 다음 리셋트 펄스가 유사 계수기 56의 계수단자 88에 인가될 때, 이것의 모든 출력라인 76은 0으로 되므로, NAND게이트 90에 “1”을 결합시킨다. 제2레지스터 40의 단자 42에 인가된 랫치신호는 0으로 되돌아 온다. 이때, 데이타, 라인 66상의 제2레지스터 40에 미리 공급된 데이타는 축적되며 비유사계수기 58이 레지스터 40내에 축적된 예정된 수(예, 3개)의 연속 계수 비유사의 수신을 기록할 때까지 데이타 라인 68상에 나타나도록 계속된다. 이 후자상태는 전송된 데이타내의 바람직한 변화의 전송단부나 방해 잡음의 수신 결과로서 발생할 수 있다. 제1비교기 52가 유사 데이타의 16개의 연속기간 동안 수신하기 이전의 어떤 시간에 비유사 데이타의 수신을 표시하는 경우, 유사 계수기 56은 쌍안정회로 74를 통해 0으로 리셋트되고 “유사”계수가 다시 전복되기 시작한다는 것을 주지해야만 한다. 그러나, 유사 계수기 56이 제2레지스터 40내로 데이타가 랫치되도록 하면, 이러한 데이타는 3개의 배유사 계수가 비유사 계수기 58에 의해 기록될 때까지 남게 된다.

비유사 계수는 다음 방식으로 비유사 계수기 58에 의해 기록된다. 제2비교기 54는 각각의 연속 계수기간 동안 제1레지스타 36내로 랫치되는 데이타와 출력68에 전달되는 데이타를 비교하도록 상술한 16개의 유사 계수가 발생한 다음 동작한다.

제2비교기 54가 “비교”(1) 출력을 발생시킬 경우, NAND게이트 98의 제2입력에 결합된 반전된 리셋트 펄스들은 다시 반전되며 최종신호 (0)는 NAND게이트 92의 한 입력에 인가된다. NAND게이트 92의 제2입력은 데이타 라인 68중 어느 것이 “1”상태로 있을 때 “1”출력을 제공하는 OR게이트 82에 의해 공급된다. 즉, OR게이트 82로부터의 “1” 출력은 출력라인 68에서 제어 데이타가 나타나는 것을 표시한다. 그러므로, NAND게이트 92는 이것의 입력에서 공급된 리셋트 정보를 다시 반전시키고 출력라인 110을 0으로 리셋트 시키도록 비유사 계수기 58의 리셋트 단자 108에 리셋트 펄스를 공급한다. 그러므로 NAND게이트 100은 유사 계수기 56의 동작에 관련하여 상술한 바와 같이 NAND회로 90의 한 게이트에 “1”입력을 제공한다. 그러므로 제2레지스터 40의 랫치입력 42는 0상태로 남아 있게되며 제2레지스터 40을 통해 아무정보도 전달되지 않는다.

비비교 (0)출력이 제2비교기 54로부터 발생되면, 비유사 계수기 58의 리셋트 단자 108에는 아무 리셋트 펄스도 공정되지 않는다. 그러므로 비유사 계수기 58은 계수단자 106에 공급된 반전된 리셋트 펄스에 응답하며 비교기 54의 각각의 이러한 비비교 출력에 대한 비유사 계수를 누산한다. 비유사 계수기 58의 출력에서의 데이타라인 110은 비유사 계수의 누산을 표시하며 3개의 이러한 비유사 계수가 발생할 때 NAND게이트 100의 출력은 리셋트 펄스의 발생 시간에서 0상태로 변하게 된다. 이 상태는 각각의 NAND게이트 86 및 90의 출력이 “1” 상태로 변하게 하므로, 레지스터 36 및 40이 0상태로 완전히 스위치되게 한다. (라인 62는 이때 제로로 리셋트 됨). 이때 새로운 데이타는 다음 계수기간 동안 제1레지스터 36으로 들어가고, 16개의 유사 계수들이 감지된 후, 이러한 데이타는 상술한 방식으로 기능 제어회로 44로 전달된다.

본 발명에 따른 잡음소거 장치의 제2실시예는 제2도에도시되어 있는데, 제1에 도시된 것과 유사한 기능을 수행하는 부품들은 프라임부호(′)를 붙여서 제1도에 사용된 것과 같은 동일한 참조 숫자로 표시된다. 제2도에서, 주파수부호화 계수기 30이나 유사한 장치로부터 데이타라인 62′에 제공된다. 반전된 리셋트 펄스에 의한 랫치 펄스는 예를들어 제1도에 관련해서 설명한 바와 같은 제어 펄스 발생기 32′에 의하여 발생된다. 또, 데이타 라인 68′에서 발생된 데이타는 제1도의 회로 44와 같은 기능 제어회로에 결합되고 제1도에 관련해서 설명한 바와 같이 텔레비죤 샤시 22에 유사한 변화를 일으킨다.

제2도에서 알수 있는 바와같이, 비유사 계수기와 제2비교기는 제2도의 잡음소거 장치에 이용되지 않는다. 또한 제2랫치제어 120은 제1도의 랫치제어에 비교된 바와 같이 수정된다.

제2도의 장치에서, 하나 이상의 계수 기간동안 변환기 26에서 데이타가 수시되지 않을 때, 모든 데이타 라인 62′ 64′, 68′은 0을 표시한다. 송신기 20이 특수한 초음파 주파수를 전달하는 동작을 할 때, 주파수 부호화계수기 30은 수신된 주파수를 나타내는 데이타 라인 62′에서 데이타를 축적하기 시작한다. 제1계수기간의 말단(제어펄스 발생기 32에 의하여 제공된 랫치 펄스의 시작에 의하여 결정된 바와 같음)에서, “비-비교”(52′) 출력(0)은 출력단자 60′로부터 NOR게이트 124의 한 입력에 결합된다. 제어펄스 발생기 32에 의하여 공급된 랫치펄스는 적당히 반전되고 순차적으로 반전증폭기 122, NOR게이트 124, 제2반전증폭기 12, 및 RS쌍안정(랫치)회로 74′를 통하여 유사 계수기 56′의 리셋트(R)단자에 결합된다. 이때 유사 계수기 56′의 모든 데이타라인 76′는 0으로 리셋트 된다. 유사 계수기 56′의 (출력라인 76′에 의하여 지시된 바와같은) 상태는 NAND게이트 132에서 감지된다. 라인 76′의 모든 0출력 상태는 반전증폭기 128과 130을 통하여 AND게이트 134의 한 입력에 전달된다.

AND게이트 134는 반전기 130의 0유사 계수 출력과 반전기 122와 NOR게이트 124를 통하여 공급된 반전된 “랫치” 출력을 합한 것에 응답하여 제1레지스터 36′의 랫치 입력단자 38′에 “변환”(논리 1) 신호를 결합시킨다. 그러므로 입력라인 62′에서의 데이타는 출력라인 64′로 전달된다. 랫치펄스의 말단에서, 랫치 입력단자 38′에 인가된 신호는 0으로 복귀되므로, 단자 64′에서 수신된 데이타를 축적하게 된다. 유사 계수기 56′가 비교기 52′로부터 15개의 연속적인 “비교” 출력을 기록할 때까지 제2레지스터 40′를 통하여 전달되는 데이타는 없다. 이들 비교(또는 “유사”계수의 수신)는 다음과 같은 방법으로 기록된다.

제2데이타 계수 기간의 말단에서, 펄스 발생기 32에 의하여 공급된 랫치 펄스는 인버터 122에 의하여반전되고 최종적인 레벨변화(1에서 0)는 NOR게이트 124의 한 입력에 인가된다. 만일 입력데이타 라인 62′2상에 나타난 정보(제2계수)가 출력 데이타 라인 64′에서 축적된 정보(제1계수)를 가진 라인에 대한 라인과 동일하다면, 비교기 52′는 NOR게이트 124의 제2단자에 “비교”(논리 1)출력을 제공한다. 게이트 124의 제2단자는 랫치 입력에 응답않는 NOR게이트 124의 출력을 만든다. NOR게이트 124의 최종적인 출력(0)은 AND게이트 124로부터의 입력이 0으로 유지되면, AND게이트 134는 게이트 132와 반전기 128 및 130에 의해서 유사계수기 56′ 으로 부터의 출력에 응답할 수 없게된다. 그러므로 제1레지스터 36′의 랫치 입력단자 38′는 0상태에 있게되거나 “비동작상태”로 있게 된다는 것을 알 수 있다.

제2계수 기간에 수신된 데이타는 출력데이타 라인 64′에 전달되지는 않지만 이미 수신된 동일 데이타는 유지된다.

반전기 122를 통하여 공급된 랫치 펄스는 NAND게이트 136의 제2입력단자에 연결되며, 그 게이트 136의 제1입력단지는 NAND게이트 132의 출력을 공급받는다. 유사 계수기 56′의 계수는, (1) 유사계수기 56′의 출력 계수가 15보다 작을 때와, 비교기 52′의 출력이 “비교”를 나타내어 유사 계수기 56′에 리셋트 펄스가 인가되지 않을 때와, (3) 계수 (C)단자에 인가된 적당히 반전된 랫치펄스가 논리 1에서 논리 0상태로 변할 때 진행된다.

유사 계수기 56′가 계수 15에 도달할 때, 모든 데이타라인 76′는 논리상태 “1”에 있게된다. 이때 NAND게이트 136은 유사 계수기 56′의 계수(C)단자에 일정한 논리 “1”을 결합시키고 다른 계수가 축적되지 않게한다.

또한, 반전기 128과 OR게이트 146은 전달(1)신호를 제2레지스터 40′의 랫치 입력단자 42′에 결합시키도록 작용한다. 데이타 라인 64′에 나타나는 데이타는 제2레지스터 40′와 데이타라인 68′를 통하여 기능 제어 회로 44(제1도)에 전달된다.

연속 계수 기간중에, 데이타 라인 62′에 나타난 데이타가 데이타라인 64′에 나타난 데이타와 다르 다면, 비교기 52′로 부터의 비-비교 출력은 NOR게이트 124의 한 입력에 결합된다. 반전기 122를 통하여 공급된 다음의 랫치펄스는 RS쌍안정회로 74′가 유사 계수기 56′의 리셋트(R)단자에 리셋트 펄스를 제공하게 한다. 이에 따라 계수기 56′의 출력에서의 모든 데이타 라인 76′는 0으로 리셋트 된다.

제1레지스터 36′의 랫치 입력단자 38′는 새로운 데이타가 데이타 64′로 이동되게 하는 이동(1)입력을 공급받는다. 데이타 라인 64′에 결합된 데이타가 모두 0(전달의 말단을 나타냄)이면, NOR게이트 144는 AND게이트 142의 한 입력이 논리 1를 제공한다. 반전기 138과 140을 통하여 AND게이트 142의 제2입력에 결합된 다음의 리셋트펄스는 제2레지스터 40′의 랫치단자 42′를 동작시키는 OR 게이트 146의 제2입력에서 논리 1을 발생시킨다. 라인 62′상의 모든 제로 데이타는 데이타 라인 68′와 기능제어회로 44를 통하여 결합된다. 수신된 데이타가 모두 0이 아니면, 그 데이타는 유사 계수기 56′가 다시 15개의 연속적인 유사비교를 기록할 때 라인 68′에 결합된다.

제1도와 제2도의 장치는 기능제어회로 44에 데이타를 결합시키기전에 입력데이타 라인에서 발생하는 유사 데이타의 15개의 연속기간을 위하여 배열된 유사 계수기를 도시한 것이다. 제1도의 장치는 수신된 데이타가 제어회로 44로부터 감결합 되기전에 수신되는 비유사 데이타의 3기간을 수신하도록 배열되어 있다. 유사 및 비유사 데이타 기간의 다른수는 다른 동작을 할 때 필요하게 선정된다. 유사 계수의 수를 선정하기 위한 표준은 주위에서의 간섭 신호의 발생의 예상된 기간에 준한다. 유사 계수의 수를 선정하기 위한 표준은 허용될 수 있는 탈락선 수신호의 예상된 기간에 준한다. 다른 타이밍 신호원 펄스비는 주파수의 바람직한 분리와 수신된 신호 주파수를 적용하도록 선정된다. 본 분야에서 숙련된 기술자들은 본 발명의 취지를 벗어나지 않고도 여러 가지의 수정을 할수 있다.

도시된 회로에 사용하기에 적당한 장치는 다음과 같은 타입의 부품이 이용되어 조립될 수 있다.

표준 논리 게이트는 다수의 AND, NAND, NOR, OR 및 반전기 동작을 하도록 이용수 될있다.

Claims (1)

1. 본문에 설명하고 도면에 도시한 바와 같이, 선정된 기간기간에 순환하는 타이밍 기준신호를 공급하기 위한 타이밍 신호원(34)와, 명령을 표시하는 출력신호를 제공하도록 상기타이밍 신호원과 제어신호에 응답하는 계수기(30)를 포함하며, 각각의 주파수 대역내에 있는 제어신호에 의해 각각 동일화되는 다수의 명령을 표시하는 신호들을 처리하기 위한 원격제어수신기에 있어서, 특히 상기 출력신호들중 연속적인 신호를 비교하고 연속시간 기간내에 유사신호의 연속수신을 동일화하기 위한 비교기(52,54)와, 상기 명령을 수행하기 위해 출력신호에 응답하는 제어장치(50)와, 제1의 선정된 수의 유사출력 신호가 감지된 후에만 상기 제어장치에 상기 출력신호를 결합시키고 상기 출력신호가 선정된 방식으로 상기 유사출력신호로부터 이탈될 때 상기 제어장치로부터 상기 출력신호를 감결합시키도록 상기 비교장치에 결합된 기능제어 회로(44)를 특징으로 하는 잡음소거 시스템을 포함하는 계수기형 원격 제어수신기.

Images