SU1462390A1 - Устройство дл сопр жени с двухпроводной линией св зи трактов приема и передачи - Google Patents

Устройство дл сопр жени с двухпроводной линией св зи трактов приема и передачи Download PDF

Info

Publication number
SU1462390A1
SU1462390A1 SU874274998A SU4274998A SU1462390A1 SU 1462390 A1 SU1462390 A1 SU 1462390A1 SU 874274998 A SU874274998 A SU 874274998A SU 4274998 A SU4274998 A SU 4274998A SU 1462390 A1 SU1462390 A1 SU 1462390A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
elements
information
trigger
Prior art date
Application number
SU874274998A
Other languages
English (en)
Inventor
Игорь Михайлович Георгиевский
Владимир Валерьевич Спирин
Владимир Николаевич Циплаков
Original Assignee
Предприятие П/Я В-8246
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8246 filed Critical Предприятие П/Я В-8246
Priority to SU874274998A priority Critical patent/SU1462390A1/ru
Application granted granted Critical
Publication of SU1462390A1 publication Critical patent/SU1462390A1/ru

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

Изобретение относитс  к технике электросв зи и может использоватьс  в системах передачи информации с ка- бельньми лини ми св зи. Устройство осуществл ел преобразование двухуровневого двоичного сигнала в трехуровневый бипол рный сигнал дл  передачи . информации в линию св зи и обратное преобразование при приеме информации. Активизаци  разр да линии св зи после передачи каждого бита информации позволила увеличить помехоустойчивость , достоверность и дальность передачи устройства. Устройство содержит регистр 1, элементы ИЛИ 2,17, блок 3 синхронизации, блок 4 управлени  передачей, ключи 5, 6, 9, диоды 7, 8, блоки 10, 11 согласовани  уровней , дискретные элементы 12, 13, 20 задержки, элементы И 14, 15, 18,триггеры 16, 19, линейный .трансформатор 21, шину 22 источника питани  и шину 23 нулевого потенциала, двухпроводную линию 24 св зи, информационные 25, управл ющий 27 входы и вы ходы 26 устройства. 2 з.п. ф-лы, 6 ил. с «е (Л

Description

Фиг.г
-. Изобретение относитс  к электросв зи и может использоватьс  в системах телеуправлени , телесигнализации , распреде ленных вычислительных системах с кабельными лини ми св зи.
Цель изобретени  - увеличение помехоустойчивости и достоверности передачи информации устройством, : На фиг. 1 представлена структурна  схема устройства} на фиг, 2 - ;функциональна  схема блока 3 синхро- низации; на фиг. 3 - функциональна  схема блока 4 управлени  передачей; на фиг. 4 - принципиальные схемы элементов задержки; на фиг. 5 - вре- |менные диаграммы работы устройства; (на фиг. 6 - временные диаграммы ра- боты блока управлени  передачей. Устройство дл  сопр жени  с двух- проводной линией св зи трактов прие- (ма и передачи содержит рёгисто 1 приема-передачи,второй элемент ИЛИ 2 блок 3 синхронизации, блок 4 управле |ни  передачей, первьй 5 и второй 6 КЛЮЧИ, первый 7 и второй 8 выпр мители (диоды), третий ключ 9, первый 10 и второй 11 блоки согласовани  уровней, первый 12 и второй 13 дискретные элементы задержки, второй 14 и первый 15 элементы И, первый триггер 16, первьй элемент ИЛИ 7, тре- fтий элемент И 18, второй триггер 19, I третий дискретный элемент 20 задерж- | ки, линейный трансформатор 21, шину I 22 источника питани , шину 23 нулево ; го потенциала, двухпроводную линию 24 св зи, информационные входы 25, информационные выходы 26 и управл ю- ий вход 27 устройства.
Блок 3 синхронизации содержит гонератор 28 импульсов, триггер 29, первый 30 и второй 31 счетчики и первый 32 и второй 33 элементы И.
Генератор 28 импульсов выполнен на резисторах 34 и 35, элементах НЕ 36 и 37 и кварце 38.
Блок 4 управлени  передачей содержит счетчик 39, первый 40 и второй 4- элементы НЕ и первый 42 - шестой 47 элементы И-НЕ,
Дискретный элемент 12(13) задержки вьтолнен на регистре 48 сдвига,, дискретный элемент 20 задержки - на регистре 49 сдвига.
Устройство работает следующим образом .
Фазоманипулированный сигнал (фиг.5а) из линии 24 св зи через
5
0
5
0
трансформатор 21 поступает на блоки 10 и 1i, которые ограничивают сигнал и согласуют его с уровнем сигналов выбранной элементной базы (фиг.56,в). С выходов блоков 10 и 11 импульсы поступают на входы триггера 16, причем импульс, приход щий первым, устанавливает (удерживает) триггер в ложное состо ние, а импульс, приход щий вторым,.устанавливает истинное состо ние, соответствующее информационному значению прин того бита (фиг,5г). Выход триггера 16 подключен к последовательному входу приемопередающего регистра 1.
Одновременно импульсы с выходов блоков 10,11 поступают на элементы 12 и 13 задержки, а также на элементы И 14 и 15. Импульсы, задержанные на врем  Т/4, с выходов элементов 12 и 13 задержки поступают на входы элементов И 14 и 15 (фиг,5д,е). При совпадении задержанного первого импульса и второго на элементе И 14 или 15 на их вькодах по вл ютс  импульсы (фиг,5ж,з), которые через элемент ИЛИ 17 поступают на счетный вход триггера 19 (фиг.5и), устанавлива  на его пр мом выходе уровень 1, Сигнал с пр мого выхода триггера 19 (фиг,5к) поступает на управл ющий вход ключа 9, замыка  ветви вто-. ричной обмотки трансформатора 21 через диоды 7 и 8. Замыкание вторичной обмотки трансформатора 21 снижает входное сопротивление приемника,обеспечива  быстрый разр д линии 24 св зи .
Сигнал с инверсного выхода триггера 19, задержанный элементом 20 задержки на врем  Т/2, поступает на R-вход триггера 19, перевод  его в исходное состо ние (фиг.5к). При этом размыкаетс  ключ 9, подготавлива  устройство к приему следующего бита информации.
Одновременно импульсы с вькода элемента ИЛИ 17 через элементь И 18 и ИЛИ 2 поступают на тактовый вход регистра 1, так как на вторых входах элементов И 18 и ИЛИ 2 установлены разрешающие сигналы 1 и О соответственно с. выходов блока 3 синхро- 5 низации на все врем , отличное от времени работы устройства в режиме передачи.
Синхроимпульсы, поступающие на тактовый вход регистра 1, обеспечи5
0
5
0
10
3146239о
вают запись и сдвиг истинных значений битов информации, поступаюршх на последовательный вход регистра 1 с выхода триггера 16,
После окончани  приема блока данных информаци  может быть считана в параллельном коде с выхода 26 регистра 1 ,
Режим передачи.
Информаци , установленна  в параллельном коде на входе 25 регистра 1 совместно с сигналами управлени  режимом работы регистра, заноситс  в него по сигналу с входа 27, поступающему на вход блока 3 синхронизации , а с его выхода через .элемент ИЛИ 2 на тактовый вход регистра 1. С последовательного выхода регистра 1 информационные биты следуют на 20 первый вход блока 4 управлени  передачей (фиг,5л). Одновременно с блока 3 синхронизации на второй вход блока 4 поступают импульсы (фиг,5о) с частотой, необходимой дл  формиро - вани  сигналов, позвол югаих организовать фазовую манипул цию в линии 24 св зи. Последовательный сдвиг инТаким образом, в результате обработки сигнала приемной частью устройства в режиме передачи удаетс  сформировать управл ющий сигнал на пр мом выходе триггера 16 (фиг,5к),по - фол ютий замыкать ветви вторичной обмотки трансформатора 21 ключом 9 через диоды 7 и Я в паузе между очередными импульсами, что способств у- ет быстрому разр ду линии 24 св зи с передаюпей стороны.
Блок 3 синхронизации работает следующим образом,
С выхода кварцевого генератора 28
15
опорна  частота F поступает на выход блока 3 и на счетный вход счетчика 30. С первого выхода счетчика 30 на вход элемента И 32 поступает сигнал с частотой FO/IO, а со второго выхода на вход элемента И 33 и счетный вход счетчика 31 - сигнал с частотой Fp/20. Сигналы с выходов счетчика 30 типа меандр. Частота F(,/20 25 определ ет скорость передачи информационных битов по линии 24 св зч.
Короткий импульс, поступающий с входа 27 блока 3 на S-вход триггера 29, устанавливает на его пр мом выхоформации на выход регистра 1 осуще- , .
ствл етс  синхроимпульсами (фиг,5м), 30 де уровень 1, который разрешает поступающими на тактовый вход регистра 1 с выхода блока 3 синхронизации через элемент ИЛИ 2,
Выходы блока 4 управлени  соединены с управл ющими входами ключей 5 и 6, В зависимости от очередности следовани  импульсов (фиг,5п,р) ключи 5 и 6 замыкаютс , вызыва  поочередное протекание тока по ветв м вто- - ...
ричной обмотки трансформатора 21 от до мационных битов в передаваемом блоке, положительной шины 22 источника пита- При достижении количества импульсо§,. ни  к шине 23 нулевого потенциала. В результате в первичной обмотке трансформатора 21 и в линии 24 св зи возпрохождение сигналов с выходов счетчика 30 через элементы И 32 и 33 на выходы блока 3. Одновременно на инверсном выходе триггера R-входе счет- 35 чика 31 и выходе блока 3 устанавливаетс  уровень О, счетчик 31 начинает подсчет импульсов частоты о/20, Разр дность и коэффициент счета счетчика 31 определ ют количество инфорравного заданному, на выходе переполнени  счетчика 31 по вл етс  импульс, который, поступа  на R-вход т.риггебуждаетс  фазоманипулированна  после- g pa 29, переводит его в исходное сосдовательность (фиг,5а). Одновременно с этим импульсы, возникающие в ветв х вторичной обмотки трансформатора 21, поступают на входы блоков 10 и 11, Далее обработка сигнала аналогична обработке, производимой при приеме информации с тем отличием,что синхроимпульсы, поступающие на первый вход элемента И 18, на его выход не проход т, так как на втором входе элемента И 18 устанавливаетс  уровень О (фиг,5н) с выхода блока 3 синхронизации на все врем  передачи информационного блока.
50
то ние, при этом запрещаетс  прохождение частот FO/IO и Fo/20 на выход блока 3 и обнул етс  счетчик 31,
I
. Блок 4 управлени  передачей работает следующим образом.
Счетчик 39 делит частоту, поступающую на вход блока 4, на два. Элементы НЕ 40 и 41 и И-НЕ 42-47 позвол ют сформировать необходимые управл ющие сигналы на выходе блока 4 в зависимости от информационных сиг-« налов на втором входе блока 4, Формирование управл ющих сигналов на
Таким образом, в результате обработки сигнала приемной частью устройства в режиме передачи удаетс  сформировать управл ющий сигнал на пр мом выходе триггера 16 (фиг,5к),по - ол ютий замыкать ветви вторичной обмотки трансформатора 21 ключом 9 через диоды 7 и Я в паузе между очередными импульсами, что способств у- ет быстрому разр ду линии 24 св зи с передаюпей стороны.
Блок 3 синхронизации работает следующим образом,
С выхода кварцевого генератора 28
опорна  частота F поступает на выход блока 3 и на счетный вход счетчика 30. С первого выхода счетчика 30 на вход элемента И 32 поступает сигнал с частотой FO/IO, а со второго выхода на вход элемента И 33 и счетный вход счетчика 31 - сигнал с частотой Fp/20. Сигналы с выходов счетчика 30 типа меандр. Частота F(,/20 определ ет скорость передачи информационных битов по линии 24 св зч.
Короткий импульс, поступающий с входа 27 блока 3 на S-вход триггера 29, устанавливает на его пр мом выхо , .
де уровень 1, который разрешает
е уровень 1, который разрешает
- ...
мационных битов в передаваемом блоке, При достижении количества импульсо§,.
прохождение сигналов с выходов счетчика 30 через элементы И 32 и 33 на выходы блока 3. Одновременно на инверсном выходе триггера R-входе счет- чика 31 и выходе блока 3 устанавливаетс  уровень О, счетчик 31 начинает подсчет импульсов частоты о/20, Разр дность и коэффициент счета счетчика 31 определ ют количество информационных битов в передаваемом блоке, При достижении количества импульсо§,.
равного заданному, на выходе переполнени  счетчика 31 по вл етс  импульс, который, поступа  на R-вход т.риггеg pa 29, переводит его в исходное сос0
то ние, при этом запрещаетс  прохождение частот FO/IO и Fo/20 на выход блока 3 и обнул етс  счетчик 31,
I
. Блок 4 управлени  передачей работает следующим образом.
Счетчик 39 делит частоту, поступающую на вход блока 4, на два. Элементы НЕ 40 и 41 и И-НЕ 42-47 позвол ют сформировать необходимые управл ющие сигналы на выходе блока 4 в зависимости от информационных сиг-« налов на втором входе блока 4, Формирование управл ющих сигналов на
выходах блока 4 по сн ют эпюры напр жений на фиг,6,
На фиг, 4 приведен вариант вьшол- нени  дискретных элементов 12, 13, 20 задержки. Элемент 12(13) задержки может быть вьтолнен на основе сдвигающего регистра 48, на D-вход которого поступает импульс, требующий задержки, а на С-вход - опорна  частота. При этом, на выходе импульс ;по вл етс  через заданное врем  (в данном примере через врем , равное п ти периодам опорной частоты),
Элемент 20 задержки может быть ;выполнен на основе сдвигающего регистра 49 с соответствующим включени |ем, позвол ющим получить задержку : сигнала относительно перепада напр - {жени  (фиг,4б). На R-вход регистра 49 поступает сигнал, разрешающий Jзапись и сдвиг 1, установленной |на D-входе, с частотой FQ, Через заданное врем  (в данном случае 10 периодов опорной частоты F ) на вьг- ходе регистра 49 по вл етс , сигнал с ур|0внем 1, который удерживаетс  до сн тий разрешающего сигнала с R-входа,
Экспериментальные исследовани  устройства показали, что устройство обеспечивает с учетом реальных параметров используемых элементов и ха- |ракте1 истик телефонных кабелей П-275 jroCT 10041-62, ТСКВ ГОСТ 11092-64 |передачу информации на рассто нии 8-10 км (в прототипе - на рассто нии до 250 м), В указанных пределах дальность передачи практически зави- CIJT 6т омического сопротивлени  кабел  и напр жени  питани  трансформаторного каскада. Существенное сни- жеЙ1е вли ни  реактивных составл ющих сопротивлени  линии св зи на форму передаваемого сигнала, полученное за счет активизации разр да линии св зи в определенные согласованные с сигналом промежутки времени, позвол ет улучшить услови  его распозна ваЬи  на приемной стороне и достиг- нуО-ь без учета активных помех веро- HTHOcfH неправильного приема одного бита информации на указанных дальност х.
Активизаци  разр да линии 24 св зи после передачи каждого бита информации позволила снизить порогоЗвые напр жени  на входах приемных каскадов , что при заданном уровне помех
позвол ет говорить о повьппении помехоустойчивости устройства, Кроие того , выделение на приемной стороне управл ющих , импульсов из полученного сигнала гарантирует устройство от приема ложного блока информации при по влении в линии 24 св зи одиночных помех, пpeвьшaющиk порог срабатывани  приемных каскадов, и обеспечивает работоспособность устройства в услови х активных помех, спектр которых смещен относительно спектра сигнала. Согласование устройства с лини ми
св зи, имеющими различные параметры, не требует в отличие от прототипа, изменени  номиналов элементов, что достигаетс  за счет разр да линии в согласованные с сигналом интервалы
времени на приемной и передающей сторонах.

Claims (1)

  1. Формула изобрет.ени 
    1, Устройство дл  сопр жени  с двухпроводной линией св зи трактов приема и передачи, содержащее трансформатор , первый и второй выводы пер- вичной обмотки которого подключены
    к соответствующим первому и второму проводам линии св зи, первый крайний вывод вторичной обмотки трансформатора подключен к аноду первого вьт- р мител  и первому информационному
    вьшоду первого ключа, второй крайний вывод вторичрой обмотки трансформатора подклкгчен к аноду второго вьт- р мител  и первому информационному вьшоду второго ключа, регистр, первые информационные входы и первые выходы которого  вл ютс  соответственно информационными входами и выходами устройства, первый блок согласовани , первый триггер, блок синхронизации , шину нулевого потенциала и шину питани , отличающ ее- с   тем, что, с целью повьшени  помехоустойчивости и достоверности передачи информации устройством, в
    него введены третий ключ, второй блок согласовани , блок управлени , элементы задержки, элементы И, элементы ИЛИ и второй триггер, входы пер- iioro и второго блоков согласовани 
    подключены к анодам соответственно первого и второго выпр мителей,выход первого блока согласовани  соединен .с информационным вхбдом первого эле мента задержки, первым входом первоо элемента И и входом установки в О первого триггера, выход которого соединен с вторым информационным ходом регистра, выход первого эле- ента задержки соединен с первым входом второго элемента И, выходы первого и второго элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ,вы- 10 ход которого соединен со счетным входом второго триггера и первым входом третьего элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого 15 соединен с тактовым входом, регистра , второй выход регистра соединен с первым входом блока управлени ,пер- вьй и второй выходы которого соединены с управл ющими входами соответ- 20 ственно первого и второго ключей, вторые информационные выводы которых объединены и подключены к шине питани , вькод второго блока согласовани  соедййен с вторим входом второ- 25 го элемента И, входом установки в 1 первого триггера и информационным входом второго элемента задержки , выход которого соединен с вторым входом первого элемента И, инверс- 30 ный выход второго триггера соединен с установочным входом третьего элемента задержки, вьпсод которого соединен с входом установки в О второго триггера, пр мой выход которого 35 соединен с управл ющим входом третьего ключа, первый информационный вывод которого объединен со средним вьюрдом вторичной обмотки трансформатора и подключен к шине нулевого 40 потенциала, катоды первого и второго выпр мителей объединены и подключены к второму информационному вьтоду третьего ключа, вход блока синхронизации  вл етс  управл ющим входом 45 устройства, первый - четвертый выходы блока синхронизации соединены соответственно с вторым входом блока управлени , тактовыми входами первого , второго и третьего элементов за- jg держки, вторым входом третьего элемента И и вторьм вхЬдом второго элемента ШШ,
    2, Устройство по П.1, о т л и - чающеес  тем, что блок управ-55 лени,  содержит счетчик, элементы НЕ ,
    и элементы И-НЕ, выход счетчика соединен с первыми входами первого четвертого.элементов И-га, выход первого элемента НЕ соединен с вторыми входами второго и четвертого эле ментов И-НЕ, выход второго элемента НЕ соединен с вторым входом третьего элемента И-НЕ и третьим . входом четвертого элемента И-НЕ,выходы первого и четвертого элементов И-НЕ соединены соответственно с первым и вторым входами п того элемента И-НЕ, выходы второго и третьего элементов И-НЕ соединены соответственно с первым и вторым входами шестого элемента И-НЕ, вход счетчика объединен с входом первого элемента НЕ, вторым входом первого элемента И-НЕ и третьим входом третьего элемента И-НЕ и  вл етс  первым входом блока управлени , вход второго эле мента НЕ объединен с третьими входами первого и второго элементов И-НЕ и  вл етс  вторым входом блока управлени , выходы п того и шестого элементов И-НЕ  вл ютс  соответственно первым и вторым выходами блока
    управлени .
    I
    3, Устройство по П.1, отличаю щ .е е с   тем, что блок синхронизации содержит генератор импульсов , триггер, счетчики и элементы И первый выход первого счетчика соединен с первым входом первого элемента И, второй выход первого счетчика соединен с первым входом второго элемента И и счетным входом второго счетчика, выход которого соединен с входом установки в О триггера, пр мой выход триггера соединен с вторыми входами первого и второго элементов И, вход установки в 1 триггера  вл етс  входом блока синхронизации , выход первого элемента И  вл етс  первым выходом блока синхронизации , выход генератора импульсов соединен с входом первого счетчика и  вл етс  вторым выходом блок синхронизации, инверсный выход триггера соединен с установочным входом второго счетчика и  вл етс  третьим выходом блока синхронизации, выход второго элемента И  вл етс  четвер- тьм выходом блока синхронизации.
    L/e. 2
    Г
    фиг. 3
    (pue.5
SU874274998A 1987-07-01 1987-07-01 Устройство дл сопр жени с двухпроводной линией св зи трактов приема и передачи SU1462390A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874274998A SU1462390A1 (ru) 1987-07-01 1987-07-01 Устройство дл сопр жени с двухпроводной линией св зи трактов приема и передачи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874274998A SU1462390A1 (ru) 1987-07-01 1987-07-01 Устройство дл сопр жени с двухпроводной линией св зи трактов приема и передачи

Publications (1)

Publication Number Publication Date
SU1462390A1 true SU1462390A1 (ru) 1989-02-28

Family

ID=21315871

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874274998A SU1462390A1 (ru) 1987-07-01 1987-07-01 Устройство дл сопр жени с двухпроводной линией св зи трактов приема и передачи

Country Status (1)

Country Link
SU (1) SU1462390A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 1241490, кл. Н 04 В 3/20, 1985. Авторское свидетельство СССР 1193834, кл. Н 04 L 5/15, 1984. *

Similar Documents

Publication Publication Date Title
EP0059724B1 (en) Self-clocking data transmission system
US3601543A (en) Time division data transmission system
US4584690A (en) Alternate Mark Invert (AMI) transceiver with switchable detection and digital precompensation
GB1147028A (en) Data communication system employing an asynchronous start stop clock generator
GB1517566A (en) Multipoint data communication system
EP0400314A2 (en) Spread spectrum communication system
TW275726B (en) Apparatus for transmitting an output with predetermined frequency response to an unshielded twisted-pair media and waveform shaping circuit and method employed therein
US3953673A (en) Digital data signalling systems and apparatus therefor
US2973507A (en) Call recognition system
US3032745A (en) Data transmission system
US4049908A (en) Method and apparatus for digital data transmission
US3349330A (en) Diphase transceiver with modulatordemodulator isolation
SU1462390A1 (ru) Устройство дл сопр жени с двухпроводной линией св зи трактов приема и передачи
GB1588184A (en) System for linking data transmitting and receiving devices
US4644563A (en) Data transmission method and system
FI65679C (fi) Fjaerregleringsmottagare av raeknartyp med brusimmunitetssystem
EP0124576B1 (en) Apparatus for receiving high-speed data in packet form
US4361897A (en) Circuit arrangement for clock pulse recovery at the receiving end of digital clock-controlled data transmission systems
US4860009A (en) Bidirectional multiframe converter for data communications systems
JPS6059841A (ja) 通信速度可変端末
US4314371A (en) Digital radio communications system with high noise immunity
US4190741A (en) Method and device for receiving an interface signal
US5260977A (en) Communication terminal equipment
US3476878A (en) Time-division synchronous system for a plurality of synchronous telegraph circuits
US4107468A (en) Digital train processing device