SU951390A1 - Усилитель считывани - Google Patents

Description

(5) УСИЛИТЕЛЬ СЧИТЫВАНИЯ

1

Изобретение относитс  к вычислительной технике и может быть использовано дл  создани  запоминающих устройств на НДП-транзисторах и ПЗС.

Известны уси/тители считывани , предназначенные дл  считывани  информации из накопителей запоминающих устройств , выполненных на однОтранзисторных .запоминающих  чейках пам ти на МДП-транзисторах. Усилитель считыва- ,д ни , используемый в качестве адресной защелки и представл ющий собой триггерную схему, информаци  на внутренние информационные узлы которой задаетс  входным транзистором, описан в J5 литературе

Недостаток схемы - малое быстродействие вследствие наличи  дополнительного такта, необходимого дл  формировани  напр жени  на внутренних 20 информационных узлах, и перезар дка больших емкостей внутренних информационных узлов в процессе работы формировател .

Наиболее близким к изобретению  вл етс  усилитель считывани , содержащий информационные транзисторы, сток первого из которых подключен к истоку транзистора зар да и затвору управл ющего транзистора, сток второго информационного транзистора подключен к истому второго транзистора зар да и затвору второго управл ющего транзистора , истоки информационных транзисторов подключены к соответствующим числовым шинам, стоки и затворы транзисторов зар да подключены к первой тактовой шине, стоки управл ющих транзисторов подключены к второй тактовой шине, исток первого управл ющего транзистора соединен с истоком первого и затвором второго нагрузочных транзисторов, затвором второго информационного транзистора, исток второго управл ющего транзистора соединен с истоком второго и затвором первого нагрузочных транзисторов, затвором первого информационного транзйстора , истоки нагрузочных транзиЬт ров подключены к шине нулевого потенциала , числовые шины. Данный усилитель считывани  обладает высокой чувствительностью, высоким быстродей ствиом и малым потреблением мощноети Г2. Однако он работает от предварител ного разр да числовых шин, что ограничивает область его применени . Цель изобретени  - расширение области применени  усилителей считывани  за счет увеличени  диапазона напр жений на его входах. Цель достигаетс  тем, что в усили тель считывани , содержащий информац онные транзисторы,сток первого из ко торых подключен к истоку первого тра зистора зар да и затвору первого упр л ющего транзистора, сток второго ий формационного т-ранзистора подключен к истоку второго транзистора зар да и затвору второго управл ющего транзистора , стоки и затворы транзисторов зар да подключены к первой тактовой шине, стоки управл ющих транзисторов подключены к второй тактовой шине, исток первого управл ющего тра зистора соединен с истоком первого, затвором второго нагрузочных транзисторов , затвором второго информационно го транзистора, исток второго управл  ющего транзистора соединен с истоком второго и затвором первого нагрузочных транзисторов, затвором первого ин формационного транзистора, истоки нагрузочных транзисторов подключены к шине нулевого потенциала, числовые шины, введены транзисторы разр да, затворы которых подключены к соответствующим числовым шинам, истоки - к шине нулевого потенциала, сток первого транзистора разр да подключен к истоку первого информационного транзи тора и сток - к истоку второго информационного транзистора. На фиг. 1. представлена схема усилител  считывани ; на фиг. 2 - временна  диаграмма его работы. Усилитель считывани  состоит из ин формационного транзистора 1, сток которого подключен к истоку первого транзистора 2 зар да и затвору первого управл ющего транзистора 3, сток второго информационного транзистора k подключен к истоку второго транзисто ра 5 и затвору второго управл ющего транзистора 6, сто.ки и затворы транзисторов зар да подключены к первой тактовой шине 7, стоки управл ющих транзисторов подключены к второй тактовой шине 8, исток первого управл ющего транзистора 3 соединен с истоком первого Э, затвором второго 10 нагрузочных транзисторов, затвором второго информационного транзистора 4; исток второго управл ющего транзистора 6 соединен с истоком второго 10 и затвором первого 9 нагрузочных транзисторов , затвором первого информационного транзистора 1 , сток первого транзистора разр да 11 подключен к истоку первого информационного транзистора 1, сток второго транзистора разр да 12 подключен к истоку второго информационного транзистора k, затворы транзисторов 11 и 12 разр да подключены к соответствующим числовым шинам 13 и 14, истоки нагрузочных транзисторов 9 и 10 и транзисторов 11 и 12 разр да подключены к шине нулевого потенциала.j Усилитель считывани  работает следующим образом. В исходном состо нии (до момента времени t., фиг. 2) 1)7 Е. Напр жение на числовой шине 13 равно а на шине - ().., составл ющее пол сумму величин напр жений,на числовой шине 13 при считывании логического О и логической 1 (опорное напр жение ). Транзисторы 3 и 6 открыты, а так как Ug О, то транзисторы 9 и 10, 1 и 4 закрыты. С момента времени t. и О 3 б высокое. Напр жение на узлах и 2. возрастает и в момент времени t- открываютс  информационные транзисторы 1 и 4. За счёт разности сопротивлений транзисторов 1 1 и 12 разр да, разр д одного из узлов, например,5 происходит быстрее, и напр жение в этом узле уменьшитс  до О, а в узле а за счет положительной обратной св зи, останетс  высоким. Введение в усилитель считывани  транзисторов разр да обеспечивает работу усилител  от более широкого диапазона напр жений на его входе и уровн  предварительного зар да, что в свою очередь обеспечивает расширение области применени  усилител  считывани . Предложенна  схема усилител  считывани  расшир ет область применени  прототипа-усилител  считывани  с истоковым повторителем и делает его схему универсальной дл  создани  ЗУПВ. В созданных на ее основе адресной за- .

Claims (1)

1. Формула изобретения ’ Усилитель считывания, содержащий информационные транзисторы, сток первого из которых подключен к истоку первого транзистора заряда и затвору формационного транзистора, исток второго управляющего транзистора соединен с истоком второго и затвором первого нагрузочных транзисторов, ва5 твором первого информационного транзистора, истоки нагрузочных транзисторов подключены к шине нулевого потенциала, числовые шины, отличающийся тем, что, с целью ¹⁰ расширения области применения за счет увеличения диапазона напряжений на его входах, он содержит транзисторы разряда, затворы которых подключены к соответствующим числовым шинам, 15 истоки - к шине нулевого потенциала, сток первого транзистора разряда подключен к истоку первого информационуправляющего транзистора, сток информационного транзистора первого второго подключен к истоку второго транзистора заряда и затвору второго управляющего транзистора, стоки и затворы транзисторов заряда подключены к первой тактовой шине, стоки управляющих транзисторов подключены ко второй так-25 товой шине, исток первого управляющего транзистора соединен с истоком первого, затвором второго нагрузочных ного транзистора, и сток второго к истоку второго информационного транзистора.