Claims (2)
30 данного устройства, в нем нет даже св зи от приемников входной информации к блоку обработки запросов. Цель изобретени - повышение быст родействи устройства. Поставленна ., цель достигаетс тем, что в устройство дл сопр жени вычислительных машин с абонентами, содержащее счетчик, дешифратор, регистр конфигурации, два элемента ИЛИ причем выходы первого и второго элементов ИЛИ соединены соответственно с суммирующими и вычитающими входами счетчика, выход которого соединен с входом дешифратора, выходы дешифратора соединены с входами соответству ющих разр дов регистра конфигурации . выходы разр дов регистра конфигурё ции вл ютс выходами запуска устройства , входы первого элемента ИЛИ вл ютс входами запросов обмена устройства, входы второго элемента ИЛИ вл ютс входами окончани вычис лений устройства, дополнительно введен блок распределени задач, содержащий группу триггеров, две групп из m элементов И, группу из п элемен тов И, группу из m элементов ИЛИ, группу из п элементов ИЛИ, триггер запуска,три элемента ИЛИ и элемент И выход которого соединен с первыми входами элементов И первой группы, выходы которых Соединены с единичными входами соответствующих триггеров ,группы, инверсные и пр мые выходы ко торых соединены соответственно с соо ветствующими входами элемента И и с первыми входами соответствующих элементов И второй группы, выходы которых вл ютс информационными выходами устройства, вторые входы элементов -И второй группы подключены к информационному входу устройства, входы сигналов зан тости устройства сое динены с вторыми входами соответствующих элементов И первой группы и с соответствукидими входами треТ:Ьего элемента ИЛИ, выход которого соединен с первыми входами элементов И третьей группы, выходы которых соединены с соответствующими входами четвертого элемента ИЛИ и с выходами запуска абонентов устройства, входы окончани обмена устройства соединены с соответствующими входами , п того элемента ИЛИ, выход которого соединен с нулевыми входами триггеров группы и триггера запуска , единичный вход и инверсный выход которого соединен соответственно с выходом четвертого элемента ИЛ и с вторыми входами элементов И тре ей группы, третьи входы элементов И третьей группы соединены с соответСТВУЮ14ИМИ входами готовности абонен тов устройства, инверсный вход i-ro ,...m) элемента И первой грудпы соединен с выходом (i-2)-ro элемента ИЛИ первой группы, первый вход которого соединён с (i- 1)-м управл ющим входом третьей группы устройства , второй вход j-ro (...m-2) элемента ИЛИ первой группы соединен с выходом {j-1)-ro элемента ИЛИ первой группы, второй вход первого элемента ИЛИ первой группы и инверсный вход второго элемента И первой группы соединены с первым управл ющим входом третьей группы устройства, инверсный вход i-ro ( I 3 , . . . .Ti), элемента И третьей группы соединен с выходом (i-2)-ro элемента ИЛИ второй группы, первый вход которого соединен- с (i- 1)-м управл ющим входом п той группы устройства, второй вход j-ro ( , ...,п-2) элемента ИЛИ второй группы соединен с выходом (j-1)-го элемента ИЛИ второй группы, второй вход первого элемент.а ИЛИ второй группы и инверсный вход второго элемента И третьей группы соединены с перв.ым управл ющим входом п той группы устройства. На фиг, 1 и 2 приведена функциональна схема устройства дл сопр жени ,.- . Устройство дл сопр жени содержит входных абонентов 1,п) выч 1слительных модулей 2, счетчик 3, суммирующий вход 4 которого соединен с выходом первого элемента ИЛИ 5, выходы которого соединены с лервьми управл ющими входами абонентов 1, вычитающий вход 6 через второй элемент ИЛИ 7 подключён к первым управл ющим выходам 8 вычислительных модулей 2, а выходы соединены с входами дешифратора 9, выходы которого подключены к установочным входам разр дов регистра конфигурации 10, единичные выходы которого соединены с управл ющими входами 11 .вычислительных модулей 2, Дополнительно система снабжена блоком распределени задач 12,. первые управл ющие входы 13 которого подключены к вторым управл ющим выходам абонентов 1, вторые управл ющие входы 14 соединены с третьими управл ющими выходами абонентов 1, третьи управл ющие входы 15 подключены к вторым управл ющим выходам вычислительный модулей 2, информационные выходы 16 которых соединены с выходами системы, а информационные входы 17 подключены к информационным выходам 18 блока распределени задач 12, информационный вход 19 которого соединен с информационными выходами абонентов 1, а управл ющие выходы 20 подключены к управл ющим входам абонентов 1. Блок распределени задач (фиг, 2) содержит первую группу 21 из п элементов И, вторую группу 22 из m элементов И, m групп каналов 23, m триггеров 24, триггера запуска 25, ./ первую группу из (п-2)-х элементов ИЛИ 26, вторую .группу из (т-2)-х элементов ИЛИ 27, три элемента ИЛИ 28-30 и элемент 31. Входы первого элемента ИЛИ 28 соединены с первыми управл ющими входами 12 устройства а выход подключен к нулевым входам триггеров 24 и к нулевому входу три гера запуска 25, нулевой выход кото рого соединен с первыми входами п элементов И первой группы 21, вторы входы которых подключены к выходу третьего элемента ИЛИ 30, третьи вх ды соединены с вторыми управл ю14ими входами 14 устройства и через соотв ствующие элементы ИЛИ 26, другие входы которых подключены к предыдущим элементам ИЛИ 26 этой же группы соединены с инверсными входами, а выходы подключены к управл ющим выходгии 20 устройства и через второй элемент ИЛИ 29 к единичному входу триггера запуска 25. Третьи управл ющие входы 17 устройства соединены входами третьего элемента ИЛИ 30 и с входами m элементов И вто рой группы 22 и через соответствующие элементы ИЛИ 27 второй группы, друние входы которых подключены к в ходам предыдущего элемента ИЛИ 27 второй группы, соединены с инверсными входами элементов И 22 второй группы третьи входы которых через элемент И 31 подключены к нулевым выходам триггеров 24, единичные вхо ды которых подключены к выходам соо ветствующих элементов И второй группы 22, а единичные выходы соеди нены с управл ющими входами клапано 23, информационные входы которых по ключены к информационному входу 19, а выходы - к информационным выходам устройства 18. Работа схеглы перестраиваемой вычислительной системы заключаетс в следующем. В исходном состо нии, разр ды регистра конфигурации 10, триггеров 24 и триггер запуска 25 устройства распределени задач 12 находитс в нулевом состо нии. Счетчик 3 также находитс в нулевом состо нии. Все вычислительные модули 2 выключены. с первых управл ющих выходов абонен тов 1 сигналы - за вки на решение задач, поступают через первый элеме ИЛИ 5. на суммируюцщй вход счетчика Дешифратор 9 в соответствии с кодом на счетчике 3 формирует на одном нз своих выходов единичный сигнал, который поступает на вход соответствующего разр да регистра конфигурации 10. При поступлении первой за вки, например, от второго абонента 1 единичный сигнал будет сформирован на втором выходе дешифратора 9,который устанавливает в единицу первый разр д регистра конфигурации 10.Единичный сигнал с выхода первого разр да регистра конфигурации 10поступает на управл ющие входы 11первого вычислительного модул 2 и осуществл ет его включение. После включени соответствующего вычислительного модул 2 на их вторых управл ющих выходах будут сформированы единичные сигналы. В частности, при включении первого вычислительного модул 2 единичный сигнал с второго управл ющего выхода через третий управл ющий вход 15 блока распределени задач 12, через соответствующий элемент И 22, открытый по второму входу единичным сигналом с выхода элемента И 31, на входы которого поступают единичные сигналы с нулевых выходов m триггеров 24, поступает на единичный вход первого триггера 24 и устанавливает его в .единицу. Одновременно этот же единичный сигнал поступает через элементы ИЛИ 27 второй группы на инверсные входы всех остальных элементов И 22 второй группы, обеспечива их закрытое состо ние. Еди 1ичный сигнал с единичного выхода триггера 24 поступает на управл ющий вход соответствующей группы клапанов 23 и открывает их. .Нулевой сигнал с нулевого выхода триггера 23 поступает на вход элемента И 31, обеспечивает формирование на его выходе нулевого сигнала. Одновременно единичный сигнал с третьего управл ющего входа 15 поступает через третий элемент ИЛИ 30 на элемент И-21 первой группы, а другие пр мые вкода которого поступают единичные сигналы с нулевого выхода триггера запуска 25 и через второй управл ющий вход 14 от второго управл ющего выхода абонента. Этот же сигнал через . элемент ИЛИ 26 первой группы поступает на инверсные входы всех последующих элементов И 21. первой группы. Вследствие этого на выходе соответствующего элемента И пер.вой группы формируетс единичный сигнал, который через второй элемент ИЛИ 29 поступает на единичный вход триггера запуска 25 и устанавливает его в единицу. Нулевой сигнал с нулевого выхода триггера запуска 25 закрывает все элементы И 21 на врем ввода информации от избранного абонента . Одновременно единичный сигнал с выхода элемента И 21 поступает через управл ющий выход 20 устройства распределени задач 12 на управл щий вход соответствующего абонента осуществл ет его запуск. Информаци с избранного абонента 2 через инфорационный вход 19 устройства распреелени задач 12 и через открытую группу клапанов 23 и соответствующий й информационный выход 18 устройства аспределени задач 12 поступает на вход соответствующего вычислительного модул 2. После окончани приема информации с абонента 1 на его втором управл ющем выходе формируетс управл ющий сигнал, который через соответствующий управл ющий вход 13 первой группы управл ющих входов бло ка распределени задач 12 и первый элемент ИЛИ 28 поступает на нулевой вход триггера запуска 25 и на нулевые входы m триггеров 24, устанавлива их в нулевое состо ние. Таким об разом, схема приходит .в исхЪдное состо ние. После окончани переработки инфор мации на первом управл ющем выходе 8 соответствующего вычислительного модул 2 формируетс управл ющий сигнал, который через элемент ИЛИ 7 поступает на вычитающий вход 6 счетчика 3. Следовательно, в счетчике 3 динамически формируетс код числа за вок на решение. Как только количест во за вок в счетчике 3 достигнет некоторой величины А, формируетс единичный сигнал на четвертом выходе дешифратора 9,.который поступает на единичный вход второго разр да регистра конфигурации 10 и устанавливает его в единицу. Единичный сигнал с выхода этого разр да поступает на управл ющий вход 11 второго вычислительного модул 2 и осуществл ет его включение. Включение других модулей 2 осуществл етс аналогично при увеличении кода числа за вок в -счетчике 3. При уменьшении кода количества за вок в счетчике 3 до некоторой величины формируетс единичный сигнал на третьем выходе дешифратора 9, поступает на нулевой вход второго разр да регистра конфигурации 10 и устанавливает его в нуль. Нулевой сигнал с единичного выходч1 данного разр да регистра конфигурации 10 Поступает на первый управл ющий вход 11 второго вычислительного модул 2 и вызывает его отключение. Отключение предыдущих вычислительных модулей 2 осуществл етс аналогично при изменении кода числа за вок в счетчике 3. Рассмотрим работу схемы при наличии за вок на решение от нескольких абонентов 1 и нескольких включенных Вычислительных модулей 2. Пусть эа в , ки|на решение задач есть от всех вхо ных абонентов 1, а в работу включены первые два вычислительных модул 2. Будем считать, что одновременное фор мирование управл ющих сигналов на вторых управл ющих выходах вычислиТельных модулей 2, в силу случайного времени решени задач, маловеро тно Пусть первым освободтлс второй вычи лительнйй модуль 2. Управл ющий сигнал со второго управл ющего выхода Второго вычислительного модул 2 через соответствующий управл ющий вход 15 группы управл ющих входов блока распределени задач 12 и через второй элемент И 22 первой группы, открытый по другому пр мому входу единичным сигналом с выхода элемента И 31, а по инверсному входу - нулевым сигналом с первого входа 15 третьей группы управл ющих входов, поступает на единичный вход соответствующего триггера 24, устанавлива его в .единицу, единичный сигнал с выхода которого открывает соответствующую группу клапанов 23. Одновременно этот же сигнал через третий элемент ИЛИ 30 и через первый элемент И 21 первой группы, открытый по другим входам единичными сигналами с нулевого выхода триггера запуска 25 . и с управл ющего входа 14, поступает через второй элемент ИЛИ 29 и с управл ющего на .единичный вход триггера запуска 26, устанавлива его в единицу, и через управл ющий выход 20 - на управл ющий вход первого абонента 1 и осуществл ет его за- . пуск. Вследствие этого осуществл етс ввод информации с первого абонента 1 через информационный вход 19 устройства распределени задач и через соответствующую группу клапанов 23 во второй вычислительный модуль 2. Заметим, что второй и последующий элементы И 21 в это врем закрыты единичным сигналом, поступающим от третьего управл ющего выхода первого абонента 1 через вторые управл ющие входы 14 устройства распределени задач и через элементы ИЛИ 26 первой группы на инверсные входы элементов И 21. После окончани информации с первого абонента 1 на его втором управл ющем выходе будет сформирован единичный сигнал, который через управл ющий вход 13 устройства распределени задач 12 и через первый элемент ИЛИ 28 поступает на нулевые входы триггера запуска 25 и триггеров 24, устанавлива их в нулевое состо ние. Одновременно с этим сформированы нулевые сигналы на третьих управл ющих выходах абонентов 1 и на втором управл ющем выходе вычислительного модул 2. Если к этому времени есть сигнал на втором управл ющем выходе первого вычислительного модул 2, то аналогично описанному производитс запуск и ввод информации от второго абонента 1 в первый вычислительный модуль 2. В этом, случае будет открыт второй элемент И 21 первой группы, так как с третьего- управл ющего выхода второго абонента через управл ющий вход 14 поступает единичный сигнал, который открывает соответствующий элемент И 21 и через элементы ИЛИ 26 первой группы запрещает открытие последующих элементов И 21 первой группы. Работа системы при другом количестве включенных вычислительных модулей 2 аналогична описанной. Из описани работы схемы устройства распределени задач следует, что элеме ты ИЛИ 26 первой группы и ИЛИ 27 вт рой группы элементов обеспечивают запуск последующего абонента после окончани работы предьщущего и соот ветственно прием информации в последуюций вьгчислительный модуль толь ко после окончани приема информации в предыдущей вычислительный модуль, что обеспечивает устойчивую работу системы при наличии за вок на решени от нескольких абонентов и нескольких готовых к работе вычислительных моду лей . I Таким образом, устройство дл соп р жени в перестраиваемой вычислитель ной системе позвол ет обеспечить производительность примерно в т раз больше, чем производительность прото типа, а по сравнению с аналогичными вычислительными системами с посто нно конфигурацией обеспечивает более эко номичный энергетический режим. Формула изобретени Устройство дл сопр жени вычисли тельных машин с абонентами, содержащее счетчик, дешифратор, регистр конфигурации, два элемента ИЛИ, приче выходы первого и второго элементов ИЛИ соединены соответственно с сумми рующим и вычитающим входами счетчика , выход которого соединен с входом дешифратора, выходы дешифратора соединены с входами соответствующих разр дов регистра конфигурации, выходы разр дов регистра конфигурации вл ютс выходами запуска устройства , входы первого элемента ИЛИ вл ютс входами запросов обмена устройс тва, входы второго элемента ИЛИ вл ютс входами окончани вычислений устройства, отличающеес тем, что, с целью повышени быстродействи , в устройство введен блок распределени задач, содержащий групп триггеров, две группы из m элементов И, группу из п элементов И, груп пу из m элементов ИЛИ, группу из п элементов ИЛИ, треггер запуска, тр элемента ИЛИ и элемент И, выход кото рого соединен с первыми входами элементов И первой группы, выходы которых соединены с единичными входами соответствующих триггеров группы, инверсные и пр мые входы которых соединены соответственно с соответствующими входами элемента И и с первыми входами соответствующих элементов И второй группы, выходы которых вл ютс информационными выходами устройства, вторые входы элементов И второй группы подключены к информационному входу устройства, входы сигналов зан тости устройства соединены с вторыми входами соответствующих элементов И первой группы и с соответствующими входами третьего элемента ИЛИ, выход, которого соединен с первыми входами элементов И третьей группы, выходы которых соединены с соответствующими входами четвертого элемента ИЛИ и с выходами запуска абд 1ентов устройства, входы окончани обмена устройства соединены с соответствующими входами п того элемента ИЛИ, выход которого соединен с нулевыми входами триггеров группы и триггера запуска, единичный вход и инверсный выход которого соединены соответственно с выходом четвертого элемента ИЛИ и с вторыми входами элементов И третьей группы,третьи входы элементов И третьей группы сое- . динены с соответствующими входами готовности абонента устройства, инверсный вход i-ro (i-i3,..,m) элемента И первой группы.соединен с выходом (i-2)-ro элемента ИЛИ первой группы, первый вход которого соединен с (i- 1)-м управл ющим входом третьей группы устройства, нторой вход j-ro (,...,m-2) элемента ИЛИ первой группы соединен с выходом (j-l)-ro элемента ИЛИ первой группы и инвервный вход второго элемента И первой группы соединены с первым управл ющим входом третьей группы устройства, инверсный вход i-ro (i-3,..,n) элемента И третьей группы соединен с выходом (i-2)-ro элемента ИЛИ второй группы, первый вход которого соединен с (i- ) -м управл ющим входом п той группы устройства, второй вход j-ro (j-2,..,,n-2) элемента ИЛИ второй группы соединен с выходом (j-l)-ro элемента ИЛИ второй группы, второй вход первого элемента ИЛИ второй группы и инверсный вход второго элемента И третьей группы соединены с первым управл ющим входом п той группы устройства. Источники информации-, прин тые во внимание при экспертизе 1.Патент Японии № 52-4 178, кл. 97 7)(G 06 F 15/16), опуб- ик . 1978. 30 of this device, it does not even have a connection from the input receivers to the request processing unit. The purpose of the invention is to increase the speed of the device. Delivered. The goal is achieved in that the device for interfacing computers with subscribers, comprising a counter, a decoder, a configuration register, two OR elements, and the outputs of the first and second OR elements are connected respectively to the summing and subtracting inputs of the counter, the output of which is connected to the decoder input, the outputs of the decoder are connected to the inputs of the corresponding configuration register bits. the outputs of the configuration register bits are device start outputs, the first element OR inputs are device exchange request inputs, the second element OR inputs are device calculation end inputs, a task distribution block containing a group of triggers is added, two groups of m elements AND, a group of n elements AND, a group of m OR elements, a group of n OR elements, a trigger trigger, three OR elements and an AND element whose output is connected to the first inputs of the AND elements of the first group whose outputs are Soe Dineny with single inputs of the corresponding triggers, groups, inverse and direct outputs which are connected respectively with the corresponding inputs of the element And and with the first inputs of the corresponding elements And the second group, the outputs of which are information outputs of the device, the second inputs of the elements -A and the second group are connected to the information input of the device, the inputs of the device busy signals are connected to the second inputs of the corresponding AND elements of the first group and with the corresponding inputs of the following T: of its OR element, The output of which is connected to the first inputs of elements AND of the third group, the outputs of which are connected to the corresponding inputs of the fourth element OR and to the start-up outputs of the device subscribers, the inputs of the end of the device exchange are connected to the corresponding inputs of the fifth OR element, whose output is connected to zero inputs of group triggers trigger trigger, a single input and inverse output of which is connected respectively with the output of the fourth element IL and with the second inputs of the elements And the third group of inputs, the third inputs of the elements And three This group is connected to the corresponding readiness inputs of the device subscribers, the inverse input i-ro,. . . m) of the AND element of the first pile is connected to the output of the (i-2) -ro element OR of the first group, the first input of which is connected to the (i-1) -m control input of the third group of the device, the second input j-ro (. . . m-2) element OR of the first group is connected to the output (j-1) -ro of the element OR of the first group, the second input of the first element OR of the first group and the inverse input of the second element AND of the first group are connected to the first control input of the third group of the device, the inverse input i-ro (I 3,. . . . Ti), element AND of the third group is connected to the output of the (i-2) -ro element OR of the second group, the first input of which is connected to the (i-1) -th control input of the fifth group of the device, the second input j-ro (, . . . , p-2) of the element OR of the second group is connected to the output of the (j-1) -th element of the OR of the second group, the second input is the first element. and OR of the second group and the inverse of the second element AND the third group are connected to the first. control input of the fifth device group. Fig. 1 and 2 show the functional diagram of the device for conjugation,. -. The interface device contains input subscribers 1, p) computing modules 2, counter 3, the summing input 4 of which is connected to the output of the first element OR 5, the outputs of which are connected to the control terminals of the subscribers 1, subtracting the input 6 through the second element OR 7 connected to the first control outputs 8 of the computational modules 2, and the outputs are connected to the inputs of the decoder 9, the outputs of which are connected to the installation inputs of the bits of the configuration register 10, the single outputs of which are connected to the control inputs 11. computing modules 2; Additionally, the system is equipped with a task distribution unit 12 ,. The first control inputs 13 of which are connected to the second control outputs of subscribers 1, the second control inputs 14 are connected to the third control outputs of subscribers 1, the third control inputs 15 are connected to the second control outputs of the computing module 2, the information outputs 16 of which are connected to system outputs, and information inputs 17 are connected to information outputs 18 of task distribution unit 12, information input 19 of which is connected to information outputs of subscribers 1, and control outputs 20 are connected to control exhibiting an input subscribers 1. The task distribution unit (FIG. 2) contains the first group 21 of the n elements And, the second group 22 of m elements And, m groups of channels 23, m triggers 24, start trigger 25,. / the first group of (p-2) elements OR 26, the second. a group of (t-2) -x elements OR 27, three elements OR 28-30 and element 31. The inputs of the first element OR 28 are connected to the first control inputs 12 of the device and the output is connected to the zero inputs of the flip-flops 24 and to the zero input triggered trigger 25, the zero output of which is connected to the first inputs of the n elements And of the first group 21 whose second inputs are connected to the output of the third element OR 30, the third input is connected to the second control inputs 14 of the device and through the corresponding elements OR 26, the other inputs of which are connected to the previous elements OR 26 of the same group are connected to inverse inputs and the outputs They are sent to control devices of device 20 and through the second element OR 29 to a single trigger trigger input 25. The third control inputs 17 of the device are connected by the inputs of the third element OR 30 and to the inputs of m elements AND the second group 22 and through the corresponding elements OR 27 of the second group, the other inputs of which are connected to the moves of the previous element OR 27 of the second group are connected to inverse inputs of the elements And 22 of the second group whose third inputs through the element And 31 are connected to the zero outputs of the flip-flops 24, the single inputs of which are connected to the outputs of the corresponding elements And the second group 22, and the single outputs are connected to the control inputs and valve 23, whose information inputs are connected to information input 19, and outputs to information outputs of device 18. The work of the tunable computing system is as follows. In the initial state, the bits of the configuration register 10, the trigger 24, and the trigger 25 of the task distribution device 12 are in the zero state. Counter 3 is also in the zero state. All computing modules 2 are turned off. From the first control outputs of subscribers, 1 signals — applications for solving problems — are received through the first element OR 5. on the summing input of the counter, the decoder 9, in accordance with the code on the counter 3, forms a single signal on one of its outputs, which is fed to the input of the corresponding bit of the configuration register 10. When the first application arrives, for example, from the second subscriber 1, a single signal will be generated at the second output of the decoder 9, which sets the first bit of the configuration register 10 to one. A single signal from the output of the first bit of the configuration register 10 enters the control inputs of the first computational module 2 and switches it on. After switching on the corresponding computation module 2, single signals will be formed at their second control outputs. In particular, when the first computational module 2 is turned on, a single signal from the second control output through the third control input 15 of the task distribution unit 12, through the corresponding element AND 22, opened at the second input by a single signal from the output of element 31, to the inputs of which signals from zero outputs m flip-flops 24, is fed to the single input of the first trigger 24 and sets it to. unit At the same time, the same single signal enters through the elements OR 27 of the second group to the inverse inputs of all the other elements AND 22 of the second group, ensuring their closed state. The single signal from the single output of the trigger 24 enters the control input of the corresponding valve group 23 and opens them. . The zero signal from the zero output of the trigger 23 is fed to the input element And 31, provides for the formation at its output a zero signal. At the same time, a single signal from the third control input 15 goes through the third element OR 30 to an I-21 element of the first group, and the other direct inputs of which receive single signals from the zero output of the trigger trigger 25 and through the second control input 14 from the second control output subscriber. The same signal through. the element OR 26 of the first group arrives at the inverse inputs of all subsequent elements AND 21. first group. As a consequence, the output of the corresponding element And lane. A group of signals is generated by a single signal, which, through the second element OR 29, is fed to the single input of the trigger trigger 25 and sets it to unity. The zero signal from the zero output of the trigger trigger 25 closes all the elements And 21 at the time of entering information from the selected subscriber. At the same time, a single signal from the output of the And 21 element is fed through the control output 20 of the task distribution device 12 to the control input of the corresponding subscriber, which starts it. Information from the selected subscriber 2 through the information input 19 of the task distribution device 12 and through the open valve group 23 and the corresponding information output 18 of the task allocation device 12 is fed to the input of the corresponding computation module 2. After the reception of information from subscriber 1 is completed, a control signal is generated at its second control output, which, through the corresponding control input 13 of the first group of control inputs, assigns task block 12 and the first element OR 28 enters the start trigger zero input 25 and zero the inputs m of the flip-flops 24, set them to the zero state. So the scheme comes up. in original condition. After the processing of information is completed, a control signal is generated at the first control output 8 of the corresponding computational module 2, which through the OR 7 element enters the subtractive input 6 of the counter 3. Consequently, in the counter 3 a code of the number of applications for a decision is dynamically generated. As soon as the quantity of the quota in the counter 3 reaches a certain value A, a single signal is generated at the fourth output of the decoder 9 ,. which arrives at the single input of the second bit of the configuration register 10 and sets it to one. A single signal from the output of this bit is fed to the control input 11 of the second computational module 2 and switches it on. The inclusion of other modules 2 is carried out similarly with an increase in the code of the number of applications in the counter 3. When the code for the number of applications decreases in counter 3 to a certain value, a single signal is generated at the third output of the decoder 9, arrives at the zero input of the second bit of the configuration register 10 and sets it to zero. The zero signal from the unit output 1 of this bit of the configuration register 10 is fed to the first control input 11 of the second computational module 2 and causes it to turn off. Disconnection of the previous computational modules 2 is carried out similarly when the code of the number of applications in the counter 3 is changed. Consider the operation of the scheme in the presence of a bid for a solution from several subscribers 1 and several included Computing Modules 2. Let ea, ki | on the solution of problems be from all incoming subscribers 1, and the first two computational modules 2 are included in the work. We will assume that the simultaneous formation of control signals at the second control outputs of the computing modules 2, due to the random time of problem solving, is hardly possible. Let the second calculation module 2 be freed first. The control signal from the second control output of the Second computational module 2 through the corresponding control input 15 of the group of control inputs of the task distribution unit 12 and through the second element And 22 of the first group opened through the other direct input by a single signal from the output of the And 31 element, and by the inverse input - by the zero signal from the first input 15 of the third group of control inputs, is fed to the single input of the corresponding trigger 24, it is set to. unit, a single signal from the output of which opens the corresponding group of valves 23. At the same time, the same signal through the third element OR 30 and through the first element I 21 of the first group, opened through other inputs by single signals from the zero output of the trigger trigger 25. and from control input 14, flows through the second element OR 29 and from control to. A single trigger trigger input 26 is set to one, and through the control output 20 to the control input of the first subscriber 1 and it carries it out. start. As a result, information is entered from the first subscriber 1 through the information input 19 of the task distribution device and through the corresponding valve group 23 into the second computation module 2. Note that at this time, the second and subsequent elements AND 21 are closed by a single signal from the third control output of the first subscriber 1 through the second control inputs 14 of the task distribution device and through the OR elements 26 of the first group to the inverted inputs of AND 21 elements. After the information from the first subscriber 1 is completed, a single signal will be generated at its second control output, which through the control input 13 of the task distribution device 12 and through the first element OR 28 goes to the zero inputs of the start trigger 25 and the trigger 24, setting them to zero state the At the same time, zero signals are generated at the third control outputs of the subscribers 1 and at the second control output of the computing module 2. If by this time there is a signal at the second control output of the first computation module 2, then, similarly to that described, the launch and input of information from the second subscriber 1 into the first computation module 2 is performed. In this case, the second element I 21 of the first group will be opened, since from the third control output of the second subscriber a single signal is received through control input 14, which opens the corresponding AND 21 element and through the OR 26 elements of the first group prohibits the opening of subsequent AND elements 21 of the first group. The operation of the system with a different number of included computing modules 2 is similar to that described. From the description of the operation of the task distribution device, it follows that the elements of OR 26 of the first group and OR 27 of the second group of elements ensure that the next subscriber starts up after the work of the previous one and, accordingly, receives information in the subsequent computing module only after the information is received in the previous computing module that ensures the stable operation of the system in the presence of a quotation for solutions from several subscribers and several computational modules ready for operation. I Thus, the device for conjugation in a tunable computing system allows to provide a performance of about t times more than the performance of a prototype, and, compared to similar computing systems with a constant configuration, provides a more economical energy mode. The invention of the device for interfacing computers with subscribers, containing a counter, a decoder, a configuration register, two OR elements, and the outputs of the first and second OR elements are connected respectively to the summing and subtracting inputs of the counter, the output of which is connected to the decoder input, decoder outputs connected to the inputs of the corresponding configuration register bits, the outputs of the configuration register bits are device start outputs, the inputs of the first OR element are inputs of requests for The device is changed, the inputs of the second element OR are the inputs of the end of calculations of the device, characterized in that, in order to increase speed, a task distribution block containing groups of triggers, two groups of m elements AND, a group of n elements AND, groups are entered into the device PU of m OR elements, a group of n OR elements, trigger trigger, an OR element TR and an AND element whose output is connected to the first inputs of the AND elements of the first group whose outputs are connected to the single inputs of the corresponding group triggers, inverse and other The second inputs of which are connected respectively to the corresponding inputs of the element I and to the first inputs of the corresponding elements AND of the second group, the outputs of which are information outputs of the device, the second inputs of elements AND of the second group are connected to the information input of the device, the inputs of the occupancy signals of the device elements of the first group and with the corresponding inputs of the third element OR, the output of which is connected to the first inputs of the elements of the third group whose outputs connected to the corresponding inputs of the fourth OR element and to the device start outputs of the device, the ends of the exchange of the device are connected to the corresponding inputs of the OR element 5, the output of which is connected to the zero inputs of the group trigger and the start trigger, the single input and inverse output of which are connected respectively to the output the fourth element OR with the second inputs of the AND elements of the third group, the third inputs of the AND elements of the third group of soy-. Dineny with the corresponding inputs of readiness of the subscriber device, inverse input i-ro (i-i3 ,. . , m) element And the first group. connected to the output (i-2) -ro of the OR element of the first group, the first input of which is connected to the (i-1) -th control input of the third group of the device, the second input j-ro (,. . . , m-2) of the element OR of the first group is connected to the output (j-l) -ro of the element OR of the first group and the inverted input of the second element AND of the first group is connected to the first control input of the third group of the device, the inverse input i-ro (i-3 ,. . , n) an element of the third group is connected to the output of the (i-2) -ro element OR of the second group, the first input of which is connected to the (i-) -m control input of the fifth group of the device, the second input j-ro (j-2 , . ,, n-2) an element OR of the second group is connected to the output (j-l) -ro of the element OR of the second group, the second input of the first element OR of the second group and the inverse input of the second element AND of the third group are connected to the first control input of the fifth group of the device. Sources of information- taken into account during the examination 1. Japanese patent number 52-4 178, cl. 97 7) (G 06 F 15/16), publ. 1978
2.Авторское свидетельство СССР № 613925, кл. G 06 F 15/16, 1977 (прототип).2. USSR author's certificate number 613925, cl. G 06 F 15/16, 1977 (prototype).