SU949654A1 - Square rooting device - Google Patents

Square rooting device Download PDF

Info

Publication number
SU949654A1
SU949654A1 SU802883146A SU2883146A SU949654A1 SU 949654 A1 SU949654 A1 SU 949654A1 SU 802883146 A SU802883146 A SU 802883146A SU 2883146 A SU2883146 A SU 2883146A SU 949654 A1 SU949654 A1 SU 949654A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
trigger
input
result
pulse
Prior art date
Application number
SU802883146A
Other languages
Russian (ru)
Inventor
Рубен Размикович Эдилян
Лева Арташесович Айрапетян
Алкивиадис Ксенофонтович Елефтеров
Левон Грактович Карапетян
Original Assignee
Предприятие П/Я А-1376
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1376 filed Critical Предприятие П/Я А-1376
Priority to SU802883146A priority Critical patent/SU949654A1/en
Application granted granted Critical
Publication of SU949654A1 publication Critical patent/SU949654A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

Изобретение относитс  к вычислительной технике и может быть использовано при построении специальных вычислительных устрбйств и функцио- . нальных преобразователей информации.The invention relates to computing and can be used in the construction of special computing and functional devices. information converters.

Известны устройства дл  извлечени  квадратного корн , содержащие схемы совпадени ; приемный счетчик, сумматор накапливающего типа, осуществл ющие извлечение квадратного корн  путем подсчета суммы членов р да п6сдедовательных нечетных чисел 113.Square root extraction devices are known that contain match patterns; receiving counter, accumulator of accumulator type, performing square root extraction by counting the sum of members of a number of n6 intermediate odd numbers 113.

Однако эти устройства имеют низкую точность вычислени  квадратного корн .However, these devices have a low square root calculation accuracy.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  извлечени  корн ,состо щее из приемного счетчика,, счетчика результата, триггера знака и элементов иГ ЗНедостатком устройства  вл етс  невысока  точность вычислени  недостаточна  дл  специальных устройств, требующих несложные вычислители с относительно высокой точностью (например , вычислител  дисперсии шумов фотоприемных устройств). .The closest in technical essence to the present invention is a device for extracting a root, consisting of a receiving counter, a result counter, a sign trigger and elements of the device’s disadvantage is a low calculation accuracy insufficient for special devices requiring simple calculators with relatively high accuracy (for example , calculator of noise dispersion of photodetectors). .

Цель изобретени  - повышение точности вычислени  квадратного корн .The purpose of the invention is to improve the accuracy of calculating the square root.

Поставленна  цель достигаетс  тем, что в устройство дл  извлечени  квад .paTHoroiкорн , содержащее приемный счетчик, счетчик результата, элементы И, триггер, введены управл ющий счетчик, делитель на три, элемент задержки, триггеры, причем информационный вход устройства подключен ко ВХОДУ элемента задержки и счетному входу приемного счетчика, выход которого подключен ко входу первого триггера , первсму входу первого элемента И и через делитель на три - к счетному входу управл ющего счетчика, выходами подключенного к разр дным входам приемного счетчика, выход младшего разр да управл ющего счетчика соединен с первым входом второго элемента И, второй вход которого че-, рез последовательно соединенные второй и третий триггеры подключен к выходу элемента задержки, соединенного со входом четвертого триггера, выход которого подключен ко второму входу первого элемента И, выходом соединенного с входе п того триггера, выход которого  вл етс  выходом дробной части результата устройства, выход второго элемента И и инверсный выход первого триггера соединен соответстэенно с установочными входами делител на три и счетным входом счетчика ре зультата, выходы которого  вл ютс  выходами целой части результата устройства . На фиг. 1 изображена функциональна  схема устройства; на фиг. 2 крива  погрешностей. . Устройство содержит приемный сче чик 1 (с переменным коэффициентом делени ), управл ющий счетчик 2, делитель 3 на три, линию 4 задержки, триггеры 5-9, элементы И 10-11,счетчик 12 результата. Устройство реализует алгоритм вычислени  корн  квадратного, основанный на выборке определенных импуль сов из поступающей на вход последовательности . Согласно этому алгорит му, выборке подлежат 1,2,4,6,8,11,1 19,23,28,34,40,46,53 и т.д. импульсы Как видно из приведенного р да, каждый 1+4 п-ый и 2+4п импульсы, где п 0,1,2... отличаютс  на нечетное число единиц, а каждые 2+4п-ый, 3+4п-ый и 4+4п-ый и 5+4п-ый импульсы отличаютс  на одинаковое четное числ единиц. Общий член р да представл етс  в следующем виде; )где п 0,1, 2. . .; квадратные скобки обозначают . целую часть числа; фигурные - дробнуть часть.. Если X -число импульсов, поступающих на вход устройства, ах 0,1,2..., то YX т/Г + 0,25, где УХ - вычислительное энАчение квадратного корн  . -Если аок41 х , то 1 VXJ Uj Как видно из сказанного, 1,4,8,15, 23, 34, 46 и т.д. импульсы опрюдел ют целую часть результата вычислени , а 2,6,11,19,28,40,53 и т.д. импульсы - дробную часть. Принцип действи  устройства заключаетс  в следугацем. В-исходном состо нии приемный счетчик с переменным коэффициентом, счетчик резуль и все триггеры установлены в состо ние,в управл сющем счетчике 4 делителе на три записана 1. Та ,КИМ образом, в исходном состо нии .,Число импульсов х, равное подкоренному выражению, поступает на вход приемного счетчика 1 с переменным коэффициентом и через линию 4 задержки на счетный вход триггера 5 и установочный вход триггера 7. Первый импульс последовательности х поступает на делитель 3 на три, из мен   его состо ние на 10. Одновре-. менно этот импульс перебрасывает инверсный выход триггера 8, который  вл етс  делителем на 2, из 1 в О и записывает в счетчик результата 12 код 0...001. Таким образом, I . Первый импульс последовательности X, пройд  через линию 4 задержки , устанавливает триггеры 5 и-7 в Второй импульс последовательности X, также как и первый, поступает на делитель на три 3. На выходе делител  3 по вл етс  импульс переполнени , и в управл ющем счетчике 2 записываетс  0...010. Коэффициент делени  счетчика 1 становитс  равным двум. Второй импульс с выхода счетчика 1 устанавливает триггер 8 в исходное состо ние 1 и, пройд  через схему совпадени  11, котора  открыта дл  всех последующих импульсов кроме первого , записывает в триггере дробной части результата 1. Таким образом, . ,5. Второй импульс последовательности перебрасывает триггер 5 из 1 в О и устанавливает триггер 6 в устройство 10 совпадени  открыто дл  всех оставшихс  импульсов. Третий импульс не изме|1 ет конечного результата, т.е., ,5. Четвертый импульс записывает в делитель 3 1, записывает в счетчик 12 код 0,.,010 и TMirrep 9 устанавливает в О, т.е. , П тый импульс не измен ет результата, т.е. . Шестой импульс не измен ет состо ние счетчика 12, а в триггер 9 записывает 1,т.е. ,5. Седьмой импульс не измен ет результата, т.е.,5. Восьмой импульс переполн ет делитель 3, импульс переполнени  записывает в управл ющий счетчик код 0...011. Коэффициент делени  счетчика 1 становитс  равным трем. В счетчик 12 записываетс  код 0...011, а триггер 9 устанавливаетс  в О, т.е. 3. 1 с младшего разр да, счетчика 1 через устройство совпадени  10 записывает в счетчик 3 код 10. Дев тый и дес тый импульсы не измен ют результата вьлчислени . т.е. и . Одиннадцатый импульс переполн ет делитель. 3, и в счетчике 2 записываетс  код 0...0100. Коэффициент девени  счетчика 1 становитс  равным четырем. Счетчик 12 не измен ет своего состо ни , а триггер 9 устанавливаетс  в 1, т.е. ,5 и т.д. После окончани  процесса вычислени  в счетчике результата и в триггере дробной части будет записано число х. Такое построение устройства, по сравнению с известными устройствами аналогичного назначени , позвол ет повысить точность вычислений в 2 раза..The goal is achieved by the fact that a device for extracting a quad .paTHoroikorn containing a receiving counter, a result counter, AND elements, a trigger, a control counter, a divisor into three, a delay element, and triggers are entered, and the information input of the device is connected to the INPUT of the delay element and the counting input of the receiving counter, the output of which is connected to the input of the first trigger, the first input of the first element I and, through a divisor by three, to the counting input of the control counter, the outputs connected to the discharge inputs The first counter, the low-order output of the control counter is connected to the first input of the second element, the second input of which is connected through the series-connected second and third flip-flops to the output of a delay element connected to the input of the fourth flip-flop, the output of which is connected to the second input of the first element And, the output connected to the input of the fifth trigger, the output of which is the output of the fractional part of the result of the device, the output of the second element And the inverse output of the first trigger is connected respectively to the set The input inputs of the divider are three and the counting input of the result counter, the outputs of which are the outputs of the whole part of the result of the device. FIG. 1 shows a functional diagram of the device; in fig. 2 error curve. . The device contains a receiving counter 1 (with a variable division factor), a control counter 2, a divider 3 into three, a delay line 4, triggers 5-9, elements 10-11, and a counter 12 of the result. The device implements an algorithm for calculating the square root, based on a sample of certain pulses from the input sequence. According to this algorithm, 1,2,4,6,8,11,1 19,23,28,34,40,46,53, etc. are subject to selection. impulses As can be seen from the given series, every 1 + 4 nth and 2 + 4p pulses, where n 0,1,2 ... differ by an odd number of units, and every 2 + 4nth, 3 + 4n and 4 + 4n and 5 + 4n pulses differ by the same even number of units. The common member of the row is represented as follows; ) where n is 0,1, 2.. ; square brackets denote. integer part of a number; curly - break up a part .. If X is the number of pulses arriving at the input of the device, ah 0,1,2 ..., then YX t / G + 0.25, where YX is the computational power of the square root. -If aok41 x, then 1 VXJ Uj As can be seen from the above, 1,4,8,15, 23, 34, 46, etc. the pulses spite the whole part of the calculation result, and 2,6,11,19,28,40,53, etc. impulses - fractional part. The principle of operation of the device is the following. In the initial state, the receiving counter with a variable coefficient, the result counter, and all the triggers are set to the state, in the control counter 4 divider into three is recorded 1. Ta, the IMC, in the initial state. The number of pulses x equal to the sub-expression , is fed to the input of the receiving counter 1 with a variable coefficient and through line 4 delays to the counting input of trigger 5 and the setup input of trigger 7. The first pulse of the sequence x goes to divisor 3 by three, changing its state to 10. At the same time. In each case, this pulse transfers the inverse output of trigger 8, which is a divisor by 2, from 1 to O and writes 0 ... 001 to the result counter 12. Therefore, i. The first pulse of the sequence X, passing through the delay line 4, sets the triggers 5 and-7 to the second pulse of the sequence X, as well as the first, goes to the divider by three 3. At the output of the divider 3 an overflow pulse appears, and in the control counter 2 is written 0 ... 010. The division factor of counter 1 becomes two. The second pulse from the output of counter 1 sets the trigger 8 to the initial state 1 and, after passing through the coincidence circuit 11, which is open for all subsequent pulses except the first, writes the fractional part of the result 1 into the trigger. Thus,. ,five. The second pulse of the sequence flips the trigger 5 out of 1 into the O and sets the trigger 6 to the coincidence device 10 for all remaining pulses. The third impulse does not change | 1 em of the final result, i.e., 5. The fourth pulse writes 3 1 to the divider, writes 0,., 010 to counter 12, and sets TMirrep 9 to O, i.e. The fifth pulse does not change the result, i.e. . The sixth pulse does not change the state of the counter 12, and in the trigger 9 writes 1, i.e. ,five. The seventh pulse does not change the result, i.e., 5. The eighth pulse overflow divider 3, the overflow pulse writes a code 0 ... 011 into the control counter. The division factor of counter 1 becomes three. The counter 12 records the code 0 ... 011, and the trigger 9 is set to O, i.e. 3. 1 with the low-order bit, the counter 1, through the coincidence device 10, writes a code 10 into the counter 3. The ninth and tenth pulses do not change the result of the calculation. those. and The eleventh pulse overflows the divider. 3, and a counter 0 ... 0100 is recorded in counter 2. The deviation coefficient of counter 1 becomes four. Counter 12 does not change its state, and trigger 9 is set to 1, i.e. , 5, etc. After the calculation process is completed, the number x will be written in the counter of the result and in the trigger of the fractional part. Such a construction of the device, in comparison with the known devices of similar purpose, allows to increase the accuracy of calculations by 2 times.

Абсолютна  погрешность вычислен г г корн  определ етс  выражением{f-:iy.-Ух На фнг. 2 нзображен график функцииThe absolute error calculated by g r root is determined by the expression {f-: iy.-Uh On fng. 2 shows function graph

(.(.

Из графика видно, что погрешность вычислени  не превьыает ±0,25 единицы младшего разр да, а в точках, соответствующих квадратам чисел натурального разр да, принимает значение равное нулю.It can be seen from the graph that the calculation error does not exceed ± 0.25 units of the least significant bit, and at the points corresponding to the squares of the numbers of the natural discharge takes the value equal to zero.

Claims (2)

1.Авторское свидетельство СССР I 394779, кл. G 06 F 7/552, 1970.1. Authors certificate of USSR I 394779, cl. G 06 F 7/552, 1970. 2.Авторское свидетельство СССР 316088, кл. G 06 F 7/552, 1969.2. Authors certificate of the USSR 316088, cl. G 06 F 7/552, 1969.
SU802883146A 1980-02-12 1980-02-12 Square rooting device SU949654A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802883146A SU949654A1 (en) 1980-02-12 1980-02-12 Square rooting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802883146A SU949654A1 (en) 1980-02-12 1980-02-12 Square rooting device

Publications (1)

Publication Number Publication Date
SU949654A1 true SU949654A1 (en) 1982-08-07

Family

ID=20878001

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802883146A SU949654A1 (en) 1980-02-12 1980-02-12 Square rooting device

Country Status (1)

Country Link
SU (1) SU949654A1 (en)

Similar Documents

Publication Publication Date Title
US4135249A (en) Signed double precision multiplication logic
SU949654A1 (en) Square rooting device
SU491129A1 (en) Device for raising binary numbers to the third degree
SU481042A1 (en) Device for solving systems of linear algebraic equations
SU1275762A1 (en) Pulse repetition frequency divider
SU911521A1 (en) Digital function generator
SU1120321A1 (en) Device for extracting 7-th root of number
SU1280615A1 (en) Versions of device for squaring binary numbers
SU1599852A2 (en) Code-comparing circuit
SU590736A1 (en) Multiplier-divider
SU1171784A1 (en) Multiplier
SU645155A1 (en) Square-rooting arrangement
SU905871A1 (en) Digital decimal meter of pulse mean frequency
SU743204A1 (en) Pulse frequency divider
SU811275A1 (en) Device for solving linear algebraic equations
SU1168928A1 (en) Device for multiplying numbers by constant coefficient
SU541168A1 (en) Device for raising binary numbers to the power
SU903870A1 (en) Device for extracting the third root
SU1072042A1 (en) Device for extracting cube root
SU1198749A1 (en) Multiinput counter
SU546891A1 (en) Computing node of a digital model grid for solving partial differential equations
SU951297A1 (en) Device for determination of two number difference
SU769537A1 (en) Squarer
SU960797A1 (en) Device for number comparison
SU1439619A1 (en) Device for dividing correlograms