SU943845A1 - Устройство дл регенерации динамической пам ти - Google Patents
Устройство дл регенерации динамической пам ти Download PDFInfo
- Publication number
- SU943845A1 SU943845A1 SU803008372A SU3008372A SU943845A1 SU 943845 A1 SU943845 A1 SU 943845A1 SU 803008372 A SU803008372 A SU 803008372A SU 3008372 A SU3008372 A SU 3008372A SU 943845 A1 SU943845 A1 SU 943845A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- memory
- dynamic memory
- regeneration
- memory regeneration
- inputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в микропроцессорных вычислительных системах.
Известны устррйства регенерации динамической пам ти, в которых используетс асинхронный режим обработки запросов обращений к пам ти со стороны процессора. Эти устройства получили широкое распространение благодар своей универсальности и независимости от типа вычислительной системы , в которой динамическа пам ть примен етс . Основными элементами таких устройств вл ютс :двоичный счетчик,адресный коммутатор и схема арбитр . В схему - арбитр поступают сигналы запросов обращени к пам ти и сигналы состо ни пам ти. На основании этих сигналов арбитр определ ет последовательность обработки запросов и производит запуск циклов записи, чтени или регенерации пам ти .
недостатком устройства вл ютс большие потери времени.
Наиболее близким техническим решением к изобретению - вл етс устройство , в котором в качестве арбитра примен етс встроенный в микропроцессор (МП) типа К580ИК80 алгоритм обработки запросов обращений модул пр мого доступа к пам ти (ПДП).
Устройство содержит триггер запроса и триггер коммутации, элемент ИЛИ-НЕ, первый и второй входы которого подключены к первой и второй шинам запроса соответственно, а выход элемента ИЛИ-НЕ соединен с информационным входом сдвигового
10 регистра, коммутатор, первый вход которого подключен к выходу счетчика адреса, и дешифратор, выхода которого соединены с первыми входами элементов ИЛИ, причем входы эле15 ментов ИЛИ подключены к шинам выборки адреса пам ти 2.
Недостатком асинхронного устройства регенерации динамической пам ти вл етс простой процессора во
20 врем регенерации. Коэффициент потерь зависит от типа дингимической пам ти , длительности цикла обращени к пам ти, периода регенерации и определ етс выражением;
25
-100%,
Ти
где NJ. - чйсЛо строк (столбцов) матрицы пам ти;
длительность цикла обращени ;
Claims (1)
1.Авторское свидетельство СССР № 789035, кл. G 11 С 7/00, 1980.
2,FieК and G., plshi К. Keep
the memory interface SimpPe, Electronic Design 9, Aprit 26, 1978 (прототип ) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803008372A SU943845A1 (ru) | 1980-11-21 | 1980-11-21 | Устройство дл регенерации динамической пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803008372A SU943845A1 (ru) | 1980-11-21 | 1980-11-21 | Устройство дл регенерации динамической пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU943845A1 true SU943845A1 (ru) | 1982-07-15 |
Family
ID=20927609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU803008372A SU943845A1 (ru) | 1980-11-21 | 1980-11-21 | Устройство дл регенерации динамической пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU943845A1 (ru) |
-
1980
- 1980-11-21 SU SU803008372A patent/SU943845A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2124031A1 (en) | System Direct Memory Access (DMA) Support Logic for PCI Based Computer System | |
JPS6243744A (ja) | マイクロコンピユ−タ | |
MY112381A (en) | Arbitration control logic for computer system having dual bus architecture | |
DK381686A (da) | Prioritetsfordelingskredsloeb til samarbejdende datamaskiner | |
SU943845A1 (ru) | Устройство дл регенерации динамической пам ти | |
MY116719A (en) | Using intelligent bridges with pico-code to improve interrupt response | |
JP2775744B2 (ja) | デジタル可聴音発生装置 | |
SU771665A1 (ru) | Устройство дл сравнени чисел | |
SU614432A1 (ru) | Устройство дл сопр жени телемеханической аппаратуры с вычислительной машиной | |
SU780035A1 (ru) | Устройство регенерации информации дл динамического блока матричной пам ти | |
SU881725A1 (ru) | Устройство дл сопр жени вычислительной машины с внешними устройствами | |
SU997029A1 (ru) | Устройство дл определени чисел,ближайших к заданному | |
SU881736A1 (ru) | Устройство дл поиска чисел в заданном диапазоне | |
JPS5587220A (en) | Interface controller | |
SU1341636A1 (ru) | Устройство дл прерывани программ | |
SU1608665A1 (ru) | Арбитр системной шины | |
SU1129613A1 (ru) | Устройство адресации многопроцессорной вычислительной машины | |
SU1144115A1 (ru) | Устройство дл управлени динамической пам тью | |
SU1456957A1 (ru) | Устройство приоритета | |
SU656078A1 (ru) | Устройство дл считывани информации с двухпозиционных датчиков | |
RU7521U1 (ru) | Устройство для управления прерыванием программ | |
KR880011679A (ko) | Dma 억세스 중재 장치 | |
KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
SU1083198A1 (ru) | Операционный модуль | |
SU1196883A1 (ru) | Устройство дл ввода информации |