SU942162A1

SU942162A1 - Storage protecting device

Info

Publication number: SU942162A1
Application number: SU803217749A
Authority: SU
Inventors: Юрий Михайлович Корбашов; Константин Васильевич Семин
Original assignee: Предприятие П/Я Г-4677
Priority date: 1980-12-12
Filing date: 1980-12-12
Publication date: 1982-07-07

Description

(5) УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ПАМЯТИ(5) DEVICE TO PROTECT MEMORY

1one

Изобретение относитс к запоминающим устройствам, в частности к организации защиты пам ти программ.The invention relates to memory devices, in particular, to the organization of program memory protection.

Известно устройство, которое содержит последовательно соединенные дешифратор адресов зон и блок сравнени , входы которого подключены к первому и второму входам устройства ГОНедостаток данного устройства состоит в том, что при его использовании мала веро тность вы влени ошибочных или несанкционированных обращений , к пам ти, так как оно обеспечивает фиксацию отклонени от определ емой программой последовательности обращений к пам ти программ лишь в том случае, когда отклонение выходит за пределы зоны разрешенных адресов.It is known a device that contains serially connected zone address decoder and a comparison unit, the inputs of which are connected to the first and second inputs of the GON device, is that this device has a low probability of detecting erroneous or unauthorized access to the memory, since it ensures that the deviation from the program-defined sequence of accesses to the program memory is fixed only when the deviation is outside the zone of allowed addresses.

Наиболее близким по технической сущности к предлагаемому вл етс устройство дл защиты пам ти, содержащее адресный регистр, М регистров первой группы (где М - число различных областей пам ти, к которым программа имеет право доступа), в каждый из которых записываетс нижн граница определенной зоны разрешенных адресов, М регистров второй группы , из которых в каждый записываетс верхн граница зоны разрешенных адресов , М блоков сравнени текущего адреса с нижней границей адресов, М блоков сравнени текущего адреса с верхней границей адресов, М элеto ментов И, а также элемент ИЛИ, причем выход каждого регистра первой группы соединен с первым входом соответствующего ему блока сравнени текущего адреса с нижней границей ад15 ресов, выход каждого регистра второй группы соединен с первым входом блока сравнени текущего адреса с верхней границей адресов, вторые входы всех блоков сравнени соединены с вы20 ходами адресного регистра, вход которого вл етс входом устройства, входы каждого элемента И соединены с выходами блоков сравнени текуще39The closest in technical essence to the present invention is a memory protection device containing an address register, M registers of the first group (where M is the number of different memory areas to which the program has access rights), each of which records the lower limit of a certain zone. allowed addresses, M registers of the second group, each of which records the upper limit of the zone of allowed addresses, M blocks comparing the current address with the lower bound of addresses, M blocks comparing the current address with the upper boundary addresses, M elements And, as well as the OR element, and the output of each register of the first group is connected to the first input of the corresponding block comparing the current address with the lower limit of the switch, the output of each register of the second group is connected to the first input of the block comparing the current address with the upper limit addresses, the second inputs of all comparison units are connected to the outputs of the address register, whose input is the device input, the inputs of each element I are connected to the outputs of comparison units current 39

го адреса с верхней и нижней границами одной из разрешенных зон адресов , выходы элементов И соединены с соответствующим входом элемента ИЛИ 121.address with the upper and lower bounds of one of the allowed address zones, the outputs of the AND elements are connected to the corresponding input of the OR element 121.

Основным недостатком известного устройства вл етс то, что при его использовании мала веро тность вы влени ошибочных или несанкционированных обращений к пам ти, так как они обеспечивают фиксацию отклонени от определ емой программой последовательности обращений к пам ти программ лишь в трех случа х, когда отклонение выходит за пределы зоны разрешенных адресов, что снижает надежность устройства.The main disadvantage of the known device is that when it is used, the probability of detecting erroneous or unauthorized accesses to the memory is low, since they ensure that the deviation from the program memory access sequence detected by the program only in three cases when the deviation goes outside the zone of permitted addresses, which reduces the reliability of the device.

Цель изобретени - повышение надежности устройства за счет увеличени веро тности вы влени ошибочных или несанкционированных обращений, к пам ти программ.The purpose of the invention is to increase the reliability of the device by increasing the probability of detecting erroneous or unauthorized calls to the program memory.

Указанна цель достигаетс тем, что в устройство дл защиты пам ти, содержащее регистр адреса, первый элемент ИЛИ, первую группу последо;вательно соединенных регистров адреса , выходы которых подключены к первым входам соответствующих схем сравнени выходы которых соединены с первыми входами элементов И группы, вторую группу последовательно соединенных регистров адреса, выходы которых подключены к вторым входам элемен-. тов И группы, введены счетчи-к текущего адреса, регистр числа, второй элемент ИЛИ, триггер, первую и вторую дополнительные схемы сравнени , блок местного управлени , дополнительные группы элементов И и группу элементов ИЛИ, входы которых подкЛючены к выходам элементов И группы, а выходы - к входу регистра числа, выход которого соединен с первым входом первой дополнительной схемы сравнени , выходы элементов И первой дополнительной группы подключены к одним из входов элементов И второй и третьей дополнительных групп, другие входы которых соединены с выходами триггера, а выходы - с входом регистра адреса и первым входом счетч ика текущего адреса, второй вход которого подключен к выходам элементов И четвертой дополнительной группы элементов И, выход счетчика текущего адреса подключен к входам второго элемента ИЛИ, к первому входу второйThis goal is achieved by the fact that, in a memory protection device containing an address register, the first element OR, the first group of successively connected address registers, the outputs of which are connected to the first inputs of the respective comparison circuits, the outputs of which are connected to the first inputs of the AND elements of the group, the second a group of serially connected address registers, the outputs of which are connected to the second inputs of the element. AND groups, counts are entered for the current address, the number register, the second OR element, the trigger, the first and second additional comparison circuits, the local control block, the additional AND groups and the OR elements, whose inputs are connected to the outputs of the AND groups, and outputs - to the register input of a number, the output of which is connected to the first input of the first additional comparison circuit; the outputs of the elements AND of the first additional group are connected to one of the inputs of the elements AND to the second and third additional groups, the other inputs of which connected to the trigger outputs, and the outputs to the input of the address register and the first input of the current address counter, the second input of which is connected to the outputs of the AND elements of the fourth additional AND group, the output of the current address counter is connected to the inputs of the second OR element, to the first input of the second

2424

дополнительной схемы сравнени , входам элементов И п той дополнительной группы, выходы которых соединены с вторыми входами схем сравнени , выход регистра адреса подключен к вторым входам дополнительных схем сравнени , входам элементов И четвертой дополнительной группы и входам первого элемента ИЛИ, выход которогоan additional comparison circuit, inputs of elements And a fifth additional group, the outputs of which are connected to the second inputs of the comparison circuits, the output of the address register is connected to the second inputs of additional comparison circuits, inputs of AND elements of a fourth additional group and inputs of the first OR element, whose output

0 соединен с одним из входов блока местного управлени , другие входы которого подключены к выходам дополнительных схем сравнени , а выходы соединены с управл ющими входами регистра адреса, регистра числа, дополнительных схем сравнени , счетчика текущего адреса и элементов И четвертой и п той дополнительных групп, выход второго элемента ИЛИ0 is connected to one of the inputs of the local control unit, the other inputs of which are connected to the outputs of additional comparison circuits, and the outputs are connected to the control inputs of the address register, number register, additional comparison circuits, current address counter, and elements of the fourth and fifth additional groups, output of the second element OR

0 подключен к одному из входов триггера .0 is connected to one of the trigger inputs.

На фиг. 1 приведена функциональна схема устройства дл защиты пам ти; на фиг. 2 - функциональна схема возможного варианта построени блока местного управлени .FIG. 1 shows a functional diagram of a memory protection device; in fig. 2 is a functional diagram of a possible variant of building a local control unit.

Устройство (фиг. 1) состоит из счетчика 1 текущего адреса, регистР ра 2 адреса, регистра 3 числа, первой группы регистров адреса, второй группы регистров адреса , первой 6 и второй 7 дополнительных схем сравнени , схем сравнени , блока 9 местного управлени , триггера 10, первой 11, второй 12, третьей 12, четвертой 13 и п той 14 дополнительных групп элементов И, группы элементов И 15/(1 первого 16 и второго 17 элементов ИЛИ, группы элементов ИЛИ 18.The device (Fig. 1) consists of the current address counter 1, the address register 2, the number register 3, the first group of address registers, the second group of address registers, the first 6 and second 7 additional comparison circuits, comparison circuits, local control unit 9, trigger 10, the first 11, the second 12, the third 12, the fourth 13 and the fifth 14 additional groups of elements And, a group of elements And 15 / (1 of the first 16 and second 17 elements OR, a group of elements OR 18.

Устройство имеет входы 19 информации , 192. управл ющий, 20 установки в исходное состо ние, 21 и 22 записи служебной информации, выходы 23 нарушени защиты, 2k и 2 информации о нарушении защиты.The device has information inputs 19, 192. control, initial reset, 21 and 22 service information recordings, outputs 23 security violations, 2k and 2 security violation information.

Блок 9 местного управлени (фиг.2) может быть реализован на основеThe local control unit 9 (FIG. 2) may be implemented based on

микропрограммного способа управлени . Он состоит из блока 25 посто нной пам ти, дешифратора 26 адреса микрокоманд , регистра 27 адреса микрокоманд , модификатора 28, имеющего входfirmware control method. It consists of a block 25 of constant memory, a decoder 26 of the address of micro-instructions, a register 27 of the address of micro-instructions, a modifier 28 having an input

29 начальной установки. Блок 9 работает в соответствии с микропрограммой , записанной в блоке 25 посто нной пам ти, а анализ внешних сигналов и ветвление микропрограмм производитс модификатором 28.29 initial installation. Block 9 operates in accordance with the firmware recorded in block 25 of the permanent memory, and the analysis of external signals and branching of the firmware is performed by modifier 28.

Дл работы устройства дл защиты пам ти необходимо заранее выделить и записать в служебную пам ть попарно адреса всех команд передачи управлени и адреса команд, к которым при данной передаче управлени возможен переход. Таким образом, дл каждого программного модул составл етс область служебной пам ти, содержимое которой необходимо ввести в регистры) Ц-, 5 5длЗапись информации в регистры ij.-, 5.-5д производитс программно командами пересылки из чеек служебной пам ти на входы 21 и 22 управл ет записью операционна система. При записи каждого слова содержимое всех регистров сдвигаетс из регистров 5i соответственно вFor the device to protect the memory, it is necessary to pre-allocate and write into the service memory in pairs the addresses of all control transfer commands and the address of commands that can be transitioned with this transfer of control. Thus, for each program module, an area of service memory is created, the contents of which must be entered into registers. C-, 5 5d. Recording information in registers ij.-, 5.-5e is performed programmatically by forwarding commands from service memory cells to inputs 21 and 22, a recording management system is operating. When writing each word, the contents of all registers are shifted from registers 5i respectively to

регистры и Р ° держимое регистров д, и 5дд тер етс запись производитс в регистры registers and P ° held by registers d, and 5dd is lost writing is done to registers

и Sf . and sf.

Содержание программы, т.е. производитс ли в данный момент запись в регистры , 5у -5ддили выполн ютс другие операции, на работу устройства дл защиты пам ти вли ни не оказывает. Важно лишь предусмотреть , чтобы операционна система производила запись необходимой дл контрол каждого модул информацию из служебной пам ти в регистры yf vw до исполнени этого модул .The content of the program, i.e. Whether the registers are currently being written to registers, 5y-5dds or other operations are being performed, the operation of the memory protection device is not affected. It is only important to ensure that the operating system records the information necessary for monitoring each module from the service memory to the yf vw registers prior to the execution of this module.

Устройство работает следующим образом .The device works as follows.

В исходном состо нии (цепи установки в исходное узлов устройства на фиг. 1 не показаны как несущественные ) регистры 2, 3 и счетчик 1 не содержат никакой информации, блок 9 находитс в состо нии ожидани сигнала с выхода элемента ИЛИ 16 Триггер 10 устанавливаетс по входу 20 в положение, при котором открыты элементы И закрыты элементы И . На вход 192. подаетс содержимое счетчика команд защищаемого вычислительного устройства, на вход 19/f сигналы обращени к пам ти программ . С выхода элементов И 11 в устройство защиты поступают предва- / рительно выбранные адреса команд.In the initial state (the setup circuit of the device's initial nodes in Fig. 1 are not shown as insignificant) the registers 2, 3 and counter 1 do not contain any information, block 9 is in the state of waiting for a signal from the output of the element OR 16 Trigger 10 is set on input 20 to the position in which the elements are open and the elements are closed. And. Input 192. sends the contents of the command counter of the protected computing device, and input 19 / f signals to access the program memory. From the output of the elements And 11 in the protection device receives a pre-selected address of commands.

Адрес начальной команды через группу элементов И 122. записываетс The address of the initial command through the group of elements And 122. recorded

в счетчик 1. При ненулевой информации на входах элемента ИЛИ 17 на его выходе формируетс сигнал, который устанавливает триггер 10 в противоположное к исходному состо ние, в результате чего открываютс элементы И 12, и закрываютс элементы И 122. Это положение триггера 10 сохран етс до следующей установкиinto the counter 1. With non-zero information at the inputs of the element OR 17, a signal is formed at its output, which sets the trigger 10 in the opposite to the initial state, as a result of which the elements AND 12 open and the elements AND 122 close. This position of the trigger 10 remains until next install

0 устройства в исходное состо ние. Ад . рее каждой команды, следующей за начальной, записываетс в регистр 2. Вследствие ненулевой информации на входах элемента ИЛИ 16 сигнал с его0 device is reset. Hell Each command following the initial one is written to register 2. Due to non-zero information at the inputs of the element OR 16, the signal from its

5 выхода поступает на вход блока 9После этого первый управл ющий сигнал с блока 9 поступает на счетный вход счетчика 1, увеличива его содержимое на единицу. Второй сигналThe 5th output is fed to the input of the block 9. After this, the first control signal from the block 9 is fed to the counting input of the counter 1, increasing its content by one. Second signal

0 с блока 9 поступает на управл ющий вход схемы 7 сравнени , при этом производитс сравнение содержимых регистра 2 и счетчика 1, т.е. адрес предыдущей команды, увеличенный на0 from block 9 enters the control input of the comparison circuit 7, and the contents of register 2 and counter 1 are compared, i.e. address of the previous command, increased by

5 единицу (из счетчика 1), сравниваетс с адресом следующей команды (из регистра 2). В зависимости от результатов этого сравнени блок 9 реализует два режима работы устройства. Если содержимое регистра 2 равно содержимому счетчика 1 (т.е. в защищаемом вычислительном устройстве выполн ютс команды с последовательными адресами), то схемой 7 сравнени не будет выработан сигнал неравенства, блок 9 производит гашение содержимого регистра 2 и устройство переходит в режим ожидани адреса следующей команда, выбранной в защищаемом вычислительном устройстве (блок 9 ожидает сигнала с элемента ИЛИ 16).5 unit (from counter 1) is compared with the address of the next command (from register 2). Depending on the results of this comparison, block 9 implements two modes of operation of the device. If the contents of register 2 are equal to the contents of counter 1 (i.e., commands with consecutive addresses are executed in the protected computing device), the comparison circuit 7 will not generate an inequality signal, block 9 performs blanking of the contents of register 2 and the device goes into the next address waiting mode a command selected in the protected computing device (block 9 waits for a signal from the OR element 16).

Claims

In case of inequality of the contained counter 1 and register 2 (i.e. the address of the previous command differs from the address of the subsequent command by a number different from one, the content of the command counter of the protected computing device jumps) it is necessary to make sure that the jump of the contents of the command counter is correct transition. The inequality signal from the comparison circuit 7 arrives at the input of the block 9, which supplies the control signal to the elements AND f, and the contents of the counter 1 are fed to the inputs of the comparison circuits. The registers are written as above, the addresses of all commands that can be passed in this software module, incremented by one (since the contents of counter 1, in which this command address was, were incremented by one to compare in comparison circuit 7). In the event that a jump was sent from a command that was not a transition command (i.e., the command counter of the protected computing device failed), then none of the outputs of the 8 / -8-circuits did not show a signal equality, and register 3 will remain empty. The fact on the command memory protection ruler will be determined by comparing the contents of registers 2 and 3B if the contents of counter 1 are equal to the contents of one of the t-tddd registers (i.e. if the jump is a transition) to the output of the corresponding comparison circuit 8 a signal will be generated, according to which the contents of the register through AND 15 elements and OR elements 18 are rewritten into register 3. Next, in order to check the correctness of the transition, the signal from block 9 compares the contents of register 2 (i.e. the address of the command to which was a transition is made) with the contents of register 3 (i.e. the address of the command to which the transition should be made). In case of equality, block 9 rewrites the contents of register 2 through AND 13 elements in the tick 1 and then extinguishes the contents of registers 2 and 3, after which block 9 enters the mode of waiting for the command address newly selected in the protected device. In case of inequality from the output of the comparison circuit 6, the output of the memory protection of the program memory is sent to the output 23 of the memory protection device, this signal arrives at the input of the block 9 and blocks the output of signals for overwriting from register 2 to the counter and blanking the contained registers 2 and 3 The information stored in the 2 ft register of the sweeper 1 determines the location and nature of the breach of the memory protection. This information can be obtained from the outputs 2 and in the event of a breach of the memory protection. 28 The proposed device ensures that all deviations from the ennoy action program execution sequence. The reasons for such deviations may be an error made by the programmer, which are associated with an incorrect description of transitions, technological errors (incorrect memory flash, card punching, etc.), deliberate distortions of programs, deliberate attempts to use or distort other people's programs, meter failures commands of the computing device, as well as disturbances in the operation of the block of selection of commands of the computing device The device for memory protection contains the address register, the first element OR, the first group of serially connected address registers, the outputs of which are connected to the first inputs of the corresponding comparison circuits, the outputs of which are connected to the first inputs of the AND elements of the group, the second group of serially connected address registers, the outputs of which are connected to the second inputs of elements AND groups, which are different in that, in order to increase the reliability of the device, it contains the current address c4eT4kK, the number register, the second th element OR, trigger, first and second additional comparison circuits, local control unit, additional groups of AND elements and a group of OR elements whose inputs are connected to the outputs of AND elements of the group, and outputs to the input of a number register whose output is connected to the first input Additional comparison circuit, the outputs of the elements And the first additional group are connected to one of the inputs of the elements And the second and third additional groups, the other inputs of which are connected to the outputs of the trigger, and the outputs - to the input of the address register and the first input of the current address counter, the second input of which is connected to the outputs of the elements AND of the fourth additional group of elements AND, the output of the current address counter is connected to the inputs of the second element OR, to the first input of the second 99 additional comparison circuit, inputs of the elements And the fifth additional group, outputs which are connected to the second inputs of the comparison circuits, the output of the address register is connected to the second inputs of the additional comparison circuits, the inputs of the elements AND of the fourth additional group and the inputs of the first element AND And, the output of which is connected to one of the inputs of the local control unit, the other inputs of which are connected to the outputs of additional comparison circuits, and the outputs are connected to the control inputs of the address register, the number register, additional 10 comparison circuits, the current address counter and the fourth and n elements That additional groups, the output of the second element OR is connected to one of the inputs of the trigger. Sources of information taken into account in the examination 1. Drozdov, EA, P Tibratov, AP, Basics of the construction and operation of computer systems. N., Energie, 1973, p. .

2.Kagan B, M. Electronic computers and systems. M., Ener1979. with. “SO (prototype).

Kf n1 k1 6 L / 3 n2

h / /

29

V

m / v 1

OtP from the rest FIG.