SU1501023A1 - Data input device - Google Patents
Data input device Download PDFInfo
- Publication number
- SU1501023A1 SU1501023A1 SU874361795A SU4361795A SU1501023A1 SU 1501023 A1 SU1501023 A1 SU 1501023A1 SU 874361795 A SU874361795 A SU 874361795A SU 4361795 A SU4361795 A SU 4361795A SU 1501023 A1 SU1501023 A1 SU 1501023A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- register
- block
- input
- information
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Изобретение относитс к вычислительной технике и предназначено дл ввода информации в ЭВМ. Целью изобретени вл етс повышение достоверности вводимой информации за счет исключени ввода информации в моменты одновременного нажати нескольких коммутационных элементов. Устройство содержит генератор тактовых импульсов 1, первый и второй счетчики 2 и 9, мультиплексор 3, дешифратор 4, блок коммутационных элементов 5, блок устранени дребезга 6, первый и второй регистры 7 и 10, триггер 8, блок сравнени 11. Данна совокупность элементов позвол ет исключить выдачу информации на выход устройства при одновременном нажатии двух и более коммутационных элементов. 1 ил.The invention relates to computing and is intended to enter information into a computer. The aim of the invention is to increase the reliability of the input information by eliminating the input of information at the moments of simultaneous pressing of several switching elements. The device contains a clock pulse generator 1, the first and second counters 2 and 9, multiplexer 3, decoder 4, switching unit 5, bounce block 6, first and second registers 7 and 10, trigger 8, comparison unit 11. This set of elements allows Do not exclude the issuance of information on the output of the device while simultaneously pressing two or more switching elements. 1 il.
Description
31503150
Изобретение относитс к вычислительной технике и технике св зи и предназначено дл ввода информации управлени ,The invention relates to computing and communication technology and is intended to enter control information.
Цель изобретени - повышение достоверности вводимой информации за счет исключени ввода информации в моменты одновременного нажати нескольких коммутационньгх элементов. The purpose of the invention is to increase the reliability of the input information by eliminating the input of information at the moments of simultaneous pressing of several switching elements.
На чертеже изображена структурна схема устройства.The drawing shows a block diagram of the device.
Устройство содержи-т генератор 1 тактовых импульсов, первый счетчик 2, мультиплексор 3, дешифратор 4, блок 5 коммутационных ;элементов, блок 6 управлени дребезга, первый регистр 7, триггер 8, второй счетчик 9, второй регистр 10, блок 11 сравнени .The device contains 1 clock pulse generator, the first counter 2, the multiplexer 3, the decoder 4, the switching unit 5; the elements, the bounce control unit 6, the first register 7, the trigger 8, the second counter 9, the second register 10, the comparison unit 11.
Устройство работает следующим об- разом.The device works as follows.
С генератора 1 импульсы поступают на счетчик 2, на выходе которого последовательно и периодически выдаютс все возможные состо ни счетчика 2, количество которых равно или больше количества возможных коммутационных элементов блока 5, при этом каждому из коммутационных элементов поставлено в соответствие одно из воз- можных состо ний (комбинаций) счетчика 2..From generator 1, the pulses go to counter 2, at the output of which all possible states of counter 2 are output sequentially and periodically, the number of which is equal to or greater than the number of possible switching elements of unit 5, and each of the switching elements is assigned one of the possible states line (combinations) counter 2 ..
Дешифратор 4 выдел ет подмножество состо ний счетчика 2 и выдает сиг . нал на соответствующую шину блока 5. Decoder 4 selects a subset of the states of counter 2 and outputs a sig. Nal on the corresponding tire of the block 5.
Мультиплексор 3 в рамках выделенного подмножества состо ний сканирует по вертикальным шинам блока 5, оп ращива их состо ни , и в случае обнаружени сигнала выдает его в блок 6 устранени дребезга.The multiplexer 3, within the selected subset of states, scans along the vertical buses of the block 5, inquiring about their condition, and in case of detection of the signal, gives it to the bounce block 6.
Блок 5 коммутационных элементов содержит коммутационные элементы, общее количество которых определ етс выбранным алфавитом, причем каж- дому элементу соответствует свойственный только ему код. При замыкании любого коммутационного элемента происходит соединение горизонтальной и вертикальной шин в соответствии с местом расположени элемента в коммутационной матрице.Block 5 of switching elements contains switching elements, the total number of which is determined by the chosen alphabet, and each element corresponds to a code unique to it. When any switching element is closed, the horizontal and vertical tires are connected in accordance with the location of the element in the switching matrix.
Блок 6 устранени дребезга преобразует приход щий с мультиплек(ора 3 сигнал в импульсньй сигнал,, длитель- ность которого укладываетс в период генератора 1.The debounce block 6 converts the incoming from the multiplex (aperture 3 signal into a pulse signal, the duration of which falls within the period of the generator 1.
Блок 6 может быть реализован в виде одновибратора с длительностью импульса , равного периоду генератора 1 тактовых импульсов. При этом врем цикла опроса коммутационных элементов должно быть больше времени дребезга разомкнутого коммутационного элемента . Этим исключаютс сбои при записи информации в регистры 7, 10, триггер 8 и счетчик 9. Запись в указанные элементы производитс по переднему фронту импульса блока 6, при -этом при первичном по влении импульса блока 6 производитс запись состо ни , соответствующего коду нажатого коммутационного элемента, в первый регистр 7, одновременно в триггере 8 фиксируетс результат сравнени состо ни на входе и выходе регистра 7.Block 6 can be implemented in the form of a one-shot with a pulse duration equal to the period of the generator 1 clock pulses. At the same time, the cycle time for polling the switching elements must be greater than the bounce time of the open switching element. This eliminates failures when writing information to registers 7, 10, trigger 8 and counter 9. Writing into these elements is performed on the leading edge of the pulse of block 6, and when this occurs, when the primary pulse of block 6 is written, the state corresponding to the code of the pressed switching element In the first register 7, the result of the state comparison on the input and output of the register 7 is recorded simultaneously in the trigger 8.
В течение всего времени замыкани коммутационного элемента блока 5 на выходе блока 6 устранени дребезга будут наблюдатьс импульсы с перио дом следовани , равными циклу опроса всех коммутационных элементов, Моменты по влени импульсов блока 6 соответствуют состо нию замкнутого коммутационного элемента блока 5. Импульсы блока 6 обеспечивают запись состо ни счетчика 2, соответствующего замкнутому коммутационному элементу, в регистр 7.During the entire closure of the switching element of block 5, pulses with a period equal to the interrogation cycle of all switching elements will be observed at the output of the debounce block 6, the occurrences of pulses of block 6 correspond to the state of the closed switching element of block 5. The pulses of block 6 provide recording the state of counter 2 corresponding to a closed switching element to register 7.
Блок 11 сравнени обеспечивает посто нное сравнение кодов на входе и выходе регистра 7. Если коды одинаковы , на вьпсоде блока 1 1 срарнени формируетс нулевой уровень, указывающий на равенство кодов, в остальных случа х формируетс единичный уровень. Результат сравнени кодов с вькода . блока 11 сравнени поступает на информационный вход триггера 8, на вход синхронизации которого поступают импульсы с блока 6 устранени дребезга Передние фронты импульсов с блока 6 осуществл ют запись в триггер В. Одновременна запись передними фронтами одних и тех же импульсов в регистр 7 и в триггер 8 исключает вли ние переходных процессов на результат записи , следовательно, исключает сбой по этой причине.Comparison unit 11 provides a constant comparison of the codes at the input and output of the register 7. If the codes are the same, a zero level is formed in the output of the 1 1 srn block, indicating that the codes are equal, in other cases a single level is formed. The result of comparing codes with code. Comparison unit 11 is fed to informational input of trigger 8, to the synchronization input of which pulses are received from chattering block 6. The leading edges of pulses from block 6 are written to trigger B. Simultaneously, the leading edges of the same pulses are written to register 7 and to trigger 8 eliminates the effect of transients on the recording result, therefore, eliminates the failure for this reason.
Единичное состо ние триггера 8 вл етс управл гацим, сбросовым, дп второго счетчика 9, который предназначен дп подсчета импульсов блока 6 устранени дребезга.The single state of the trigger 8 is the control of the fault reset, dp of the second counter 9, which is designed by dp of counting the pulses of the bounce block 6.
Подсчет импульсов счетчиком 9 осуществл етс при нулевом состо нии триггера 8. Если нулевое состо ниеThe counting of pulses by the counter 9 is carried out at the zero state of the trigger 8. If the zero state
поддержив етс в течение времени, необходимого дл переполнени счетчика 9, последний выдает сигнал зани- си во второй регистр 10, который производит запись выходного состо ни первого регистра 7.maintained for the time required to overflow the counter 9, the latter generates a signal under the second register 10, which records the output state of the first register 7.
Счетчик 9, достигнув порогового значени или переполнени , останав- ливаетс до тех пор пока не придет Q сбросовый сигнал в виде единичного состо ни с выхода триггера 8, Такой алгоритм работы счетчика 9 можно реализовать с помощью сдвигового регистра , информационный вход которого J5 посто нно подключен к единичному уровню, сбросовый вход соединен с выходом-триггера 8, тактовый вход подключен к выходу блока устранени дребезга, а выход старшего разр да 20 регистра вл етс собственно выходом .The counter 9, having reached the threshold value or overflow, stops until the Q signal is received as a single state from the output of the trigger 8. Such an algorithm of the counter 9 operation can be implemented using a shift register, the information input of which is J5 permanently connected to the unit level, the fault input is connected to the trigger output 8, the clock input is connected to the output of the bounce block, and the high-order output 20 of the register is the output itself.
Пороговое значение счетчика 9 выбираетс из услови надежного функционировани устройства и составл ет 25 величину от 1 и более.The threshold value of the counter 9 is selected from the condition of reliable operation of the device and is 25 values of 1 or more.
Увеличение порогового значени счетчика 9 ограничиваетс необходи- NfciM быстродействием. Минимальное зна чение порогового значени счетчика 9 ЗО вл етс 1, когда счетчик 9 вырождаетс в D-триггер.Increasing the threshold value of counter 9 is limited by the need for NfciM speed. The minimum threshold value of the counter 9 of the DA is 1 when the counter 9 degenerates into a D-flip-flop.
Рассмотрим работу устройства, кога замкнут один .коммутационный элемент . В этом случае кодовые состо ни , сопровождающиес выдачей импульсов с блока 6, будут одинаковыми и, начина со второго импульса, блок сравнени 11 и триггер 8 будут .фиксировать совпадение кодов и соответственно нулевые состо ни на своих выводах.Consider the operation of the device, when one switching element is closed. In this case, the code conditions accompanied by the issuance of pulses from block 6 will be the same and, starting from the second pulse, the comparison block 11 and the trigger 8 will fix the coincidence of codes and, accordingly, zero states on their pins.
При пороговом значении счетчика 9, авном единице, с третьим импульсом блока 6 устранени дребезга счетчик 9 выдает сигнал на перезапись информации с помощью регистра 10 на выход устройства.When the threshold value of the counter is 9, exactly one, with the third pulse of the deblocking unit 6, the counter 9 outputs a signal for overwriting information using the register 10 to the device output.
При пороговом значении счетчика 9, большем единицы, перезапись информа- 50 ции на выход устройства осуществл етс с большей задержкой времени.When the threshold value of the counter is 9, greater than one, the information is overwritten at the output of the device with a longer time delay.
В случае, ес.тш одновременно замкнуты два или более кoм ryтaдиoнньrx элемента блока 5, то кодовые состо 35In the case if the system is simultaneously closed two or more of which are radio elements of block 5, then the code state is 35
4040
4545
5 0 50
5 five
О ABOUT
0 0
5five
00
5five
1ш , сопровождающиес выдачей импульсов с блока 6, будут чередоватьс и . на выходе блока II сравнени будут фиксироватьс несовпадени в виде единичных уровней сигнала, который, переписыва сь в триггер 8, удерживает от срабатывани счетчик 9. Следовательно , информаци в регистр 10 не записываетс и на выход устройства не передаетс .1b, accompanied by the issuance of pulses from block 6, will alternate and. at the output of the comparator block II, discrepancies will be fixed in the form of single signal levels, which, rewriting into trigger 8, keeps counter 9 from triggering. Consequently, the information in register 10 is not recorded and is not transmitted to the device output.
Таким образом, исключаетс выдача на выход недостоверной информации при одновременном замыкании (нажатии) более одного коммутационного элемента .Thus, the delivery of unreliable information to the output at the simultaneous closure (pressing) of more than one switching element is excluded.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874361795A SU1501023A1 (en) | 1987-12-07 | 1987-12-07 | Data input device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874361795A SU1501023A1 (en) | 1987-12-07 | 1987-12-07 | Data input device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1501023A1 true SU1501023A1 (en) | 1989-08-15 |
Family
ID=21348973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874361795A SU1501023A1 (en) | 1987-12-07 | 1987-12-07 | Data input device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1501023A1 (en) |
-
1987
- 1987-12-07 SU SU874361795A patent/SU1501023A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 330488, кл. G 06 F 3/02, 1972. Авторское свидетельство СССР № 840863, кл. G 06 F 3/02, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4011542A (en) | Redundant data transmission system | |
SU1501023A1 (en) | Data input device | |
SU1485307A2 (en) | Unit for monitoring synchronism of reproduced signals | |
SU1080132A1 (en) | Information input device | |
SU1698899A1 (en) | Multichannel recorder | |
SU1238160A1 (en) | Buffer storage | |
SU1087979A1 (en) | Iformation input device | |
SU1714604A1 (en) | Device for checking binary sequences | |
SU1661770A1 (en) | Test generator | |
SU1334140A1 (en) | Data input device | |
SU1183968A1 (en) | Device for checking logical units | |
SU1499464A1 (en) | Selector of pulse sequences | |
SU1654824A1 (en) | Device for defect searching | |
SU1437923A1 (en) | Buffer storage | |
SU1513463A2 (en) | Device for interfacing computer with communication channels | |
SU1108467A1 (en) | Logic signal sequence detector | |
SU1151945A1 (en) | Information input device | |
SU1264185A1 (en) | Device for simulating failures | |
SU1390625A2 (en) | Sequential code receiver | |
SU1179348A1 (en) | Device for automatic checking of units | |
SU1465868A1 (en) | Device for measuring time intervals | |
SU1658190A1 (en) | Device for control of monotonically varying code | |
SU1399706A1 (en) | Apparatus for monitoring and diagnosis of faults | |
SU1256101A1 (en) | Device for checking digital memory blocks | |
SU1539761A1 (en) | Information input device |