SU942131A1 - Усилитель выборки и запоминани дл аналого-цифрового преобразовател - Google Patents

Description

Изобретение относитс  к вычислитель ной и измерительной технике. Известен усилитель выборки н запоми . нани , соаержаший цифференииальный уев- лктвПз, промежуточный каскаа, выходной каскао, шины питани  и разрешение считывани , инвертор, псвторитета герератор тока и разаелительные э;Бменты 11. Неоостаток данного усилител  - низка  течность и малое врем  пам ти. , Нокболее близким по -технической cyijiности к предлагаемому  вл етс  усилитель , содержащий предварительный каскад усилени , выход которого через первый ключ соединен с накопительным конденсатором и входами второго и третьего ключа, выходной каскад, вход которого соединен с выходом второго ключа, а выход подключен к входу аналого-цифрового преобразовател  (АЦП ) и два триггера, выход первого из ксугорых соединен с входами управшни  первого н второго ключей, а выход второго трнгге- ра соединен с входом управлени  третьего ключа . 2.. Недостатком известного усилвтел   &- л етс  н оэможность проверки и коррекшш его параметров, что ведет к уменьшению точности преобразовани . Цель изобретени  - повышение точвостк кштрол  и коррекции пефаметров усилени . Поставлевна  цель достигаетс  тем, что в усиштель, содержащий предварительный каскад , вход которого соещгаеи с входной шиной, а вьвсоц: поокл|С1Чен через первый ключ к накопительному конденсатору и входам второго в третьего ключей, вькодной каскад jrceлеви , вход которого соединен с выходом второго ключа, два триггера, первые входы которых соединены между и с первой шиной управл ющего сигнала , выходы первого Tpiirrepa подключены к входам управлени  первого в второго ключей , рторой вход )эторого триггера соединен с второй шиной сигеала уп39

равлени , а его выхоц поцключен к ьхоцу управлени  третьего ключа, выход которого соединен с шиной, а также аналого-цифровой преобразователь, введены дополнительно два ключа, нуль-орган, счет чик, делитель частоты с переменным кра} 41ткентом делени  и генератор импульсов, выход которого через делитель частоты с переменным коэф(||1циентом оелени  соединен с вторым входом первого триггера, а через первый дополнительный ключ - с входом счетчика, вход управлени  первого дополнительного ключа соединен с выходом нуль-органа, один вход которого соединен с входной шиной и первым входом второго дополнительного ключа, второй вход которого соединен с выходом выхооного каскада усилени , а выход подключен ко входу аналого-цифрового преобразовател  и второму входу нуль-органа,

На чертеже приведена структурна  схема усилител .

Усилитель выборки и запоминани  содержит предварительный каскад I усилени , ключи 2-6, накопительный кшденсатор 7, триггеры 8 и 9, выходной каскад Ш усилени , делитель 11 частоты с переменным коэффициентом делени , генератор 12 импульсов, счетчик 13 и нуль-фган 14, также аналого-да14ровой преобразователь 15. Преобразуемый сигнал подаетс  на входную ишну 16, а на шины 17 и 18 подаютс  сигналы управлени .

Принцип работы усилител  заключаетс  в следующем.

Устройство работает в три такта. В первом такте вход преобразовател  15 через ключ 6 подключен непосредственно ко входной шнне 16. Максимальный входной сигнал преобразуетс  в преобразователе 15 в цифровой код. На это(Л первый такт работы устройства заканчиваетс .

ч..

Исходное состо ние во втором такте следук цее Вход преобразсйауел  15 отключен от в йдной шины 16 и подключен через ключ 6 к выходу каскада 10. Триггер 8 и триггер 9 наход тс  в единичном состо нии. В йтом случае ключ 2 разомкнут, а ключи 3 и 4 замыкаютс . Накопительный конденсатор 7 через ключ 4 заземлен, а через ключ 3, каскад Ю и ключ 6 подключен ко входу преобразовател  15. Коэффициент делени  дедател  II, выбираемый с помощью какого либо переключател  (ие показан) равен минимальному значению. Импульсы от генератора 12 в делитель II не поступают . На выходе иуль-органа 14 в пер1314

вом и во Втором тактах сод житс  ну/к- вой сигнал, ключ 5 разомкнут, импульсы от генератора 12 в счетчик 13 не поступают .

В момент to на один из управл ющих входов триггера 8 поступает сигнал Выборка , В этом спучйе оба триггера 8 и

9переход т из единичного состо ни  в нулевое, при этом ключ 2 замыкаетс , а ключи 3 и 4 размыкаютс . Максимальный входной сигнал через каскад 1 и ключ 2 зар жает конденсатор 7. Импульсы от генератора 12 поступают в делитель. В мо ..) в соответствии с заданным коэффициентом делени  на другом входе, триггера 8 по вл етс  сигнал Запоминание и переводит этот триггер в единичное состо ние. При этом ключ 2 размыкаетс , а ключ 3 замыкаетс . Напр жение на конденсаторе 7 через ключ 3, каскад

10и ключ 6 поступает на вход преобразовател  15. После .окончани  процесса аналого-аи4 ового преобразовани  про- исходит сравнение цнфровьсс кодов, попученйьос в первом и во втором тактах. Ее- ПК погрешность выборки вешка, значит врем  выборки должно быть увеличено.

В этом случае устройство перевод тс  в исхошое состо ние, дл  чего на другой управл юпшй вход триггера 9 подаетс  сигнал Разр д, и переводит его в единичное состо ние. В этом случае ключ 4 замыка1етс  и через него конденсатор 7 разр жаетс . Затем коэффициент делени  делител  II увеличиваетс  на единицу по отношению к предыдущему значению, что соответствует времени выборки -to- -Ьу, после чего процесс работы во втором такте повтор етс . Бели погрешность выборки оп ть велика, то этот процесс пов- теч  егс  снова, причем врем  выборки оп ть увеличиваетс  с помощью изменени  коэффициента делани . Такое увеличение времени выборки продолжаетс  до тех пор п{жа насф жение на ксв1денсаторе 7 достигает Качени  максимального входного сигнала. В этом сдучае цифровой кой порченный на первом такте, равен а фр вому коду, подучэнному на втором такте. Врем  выборки при достигаетс  такое (х  вл етс  необходимьлм временем выборки и запоминани . устан авл шаетс   с точностью преобразовател  15 и равно произведению периода следовани  импульсов генератора 12 импульссв на коэффициент делени  делител  11. На этом заканчиваетс  второй такт работы

После окончани  второго такта начинаетс  третий такт работы, на котором

О11редал етс  врем  запоминани  т.е. врем , в течение которого погрешность запоминани  не превышает заданной вешчины . Исходное состо ние в третьем такте следующее: на входной шине 16 - максимальный входной сигнал, на выходе каскада 10 - сигнал, равный значению максимального входного сигнала. Ключ 6 соедин ет выход каскада 10 с одним из ВУО)дов нуль-органа 14. На выходе Hynb-opra на содержитс  нушвой выходной сигнал, ключ 5 разомкнут и импульсы от генератора 12 в счетчик 13 не поступают. Порог нуль-органа 14 равен значению допустимой погрешности запоминани .

Начало третьего такта начинаетс  в момент tVI , т.е. при переходе из режима Выборка, в режим Запоминание. В этот момент на двух входах нуль-органа 14 содержатс  одинаковые сигналы равные значению максимального входного сигнала. На выходе нуль-органа 14 в этом случае формируетс  единичный сигнал , ключ 5 замыкаетс  и импульсы от генератора 12 начинают поступать в счетчик 13. С течением времени запоминани  конденсатор 7 разр жаетс  и сигнал, поступающий с выхода каскада 10 на ошга из входов нуль-органа 14, начинает уменьшатьс . Как только изменеше этого сигнала превышает величину порога нульоргана 14, т.е. погрешность запоминани  превышает значение допустимой погрешности запоминани , нуль-орган срабатываег . На его вькоде формируетс  нулевой сигнал, который размыкает ключ 5, и импульсы от генератора 12 перестают поступать в счегчик 13. В счетчике содержитс  код, соответствуюишй времени зап& минани , т.е. времени, в течение которого погрешность запо шнани  не превышает заданной величины.

Таким образом, предлагаемое устройств во позвол ет„увел1чить точность преобразовани  аналогсмаифрового преобразовател  за счет введени  дополнительных элементов .

Claims (2)

1. Формула изобретени 

   Усилитель выборки и запоминани  дл  аналого-цифрового преофазовател , содержащий предварительный $аскад усилени , вход которого соегкнен с входной швной, а выход подключен через первый ключ к накопительному конденсатору и входам второго и третьего ключей, выходной каскад усилени , вход которого соединен с выходом второго ключа, два триггера, первые входы которых соединены между собой и с первой шиной управл ющего снгеала, выходы первого триггера подключены к входам управлени  первого и второго ключей, второй вход второго триггера соёирнен. с второй шиной, сигнала управлени , а его выход подключен к входу управлени  третьего ключа, выход которого соедкнен с общей шиной, а также аналого-цифровой преобразователь, отличающийс   тем, что, с целью повь иеии  точности контрол  и параметров усилител , в него дополнительно введены пва ключа, нуль-орган, счетчик, даглитель частоты с переменным коэффициентом детстас  и генераторимпульсов, выход, котфого через делитель частоты с пере-, менным козффшще том делени  соединен со вторым входом первого триггера и через первый дополнительный ключ - с входом счетчика, вход управлваи  первого дополнительного ключа соединен с выходом нуль-органа, один вход коггорого соединен с входной шиной и первым входом второго дополнительного ключам второй вход которого соединен с выход1м выходного каскада усилени , а выхоа подклкпдв К входу аналогонго фрсжого преобразоватв- лн к второму входу нуль-органа.

   Источники информацнн, прин тые во внимание при экспертиав 1. Авторское (свидетельство СССР N 640365, кл. G 11 С 7/ОО, OS.O4,76
2. 2.. Беки Дж. и др. Теори  и применение гибридных вычислительных снсгем. М., Мир, 1970, с. 45.