SU938413A1 - Frequency divider - Google Patents

Frequency divider Download PDF

Info

Publication number
SU938413A1
SU938413A1 SU802962799A SU2962799A SU938413A1 SU 938413 A1 SU938413 A1 SU 938413A1 SU 802962799 A SU802962799 A SU 802962799A SU 2962799 A SU2962799 A SU 2962799A SU 938413 A1 SU938413 A1 SU 938413A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
frequency
output
unit
inputs
Prior art date
Application number
SU802962799A
Other languages
Russian (ru)
Inventor
Михаил Борисович Гончаров
Юрий Иванович Гецко
Юрий Григорьевич Мягков
Станислав Николаевич Бобров
Original Assignee
Предприятие П/Я М-5933
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5933 filed Critical Предприятие П/Я М-5933
Priority to SU802962799A priority Critical patent/SU938413A1/en
Application granted granted Critical
Publication of SU938413A1 publication Critical patent/SU938413A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(Б) ДЕЛИТЕЛЬ ЧАСТОТЫ(B) FREQUENCY DIVER

Claims (2)

Изобретение относитс  к импульсной и вычислительной технике, радиотехнике и автоматике и может быть использовано в устройствах, предназначенных дл  выработки импульсов переменной частоты и длительности. Известен делитель частоты с переменным коэффициентом делени , содержащий блок формировани  частоты, выполненный на двоичном реверсивном счетчике, первый вход которого соединен с шиной счётных импульсов, второй - с шинами задани  кода коэффициента делени  импульсов, третийс шиной вычитани , четвертый - с шиной сигнала Сброс, п тый - с шиной сложени ,, шестой - с шиной сигнала Запись, а нулевой выход счетчика соединен с выходом блока(1 Недостатком этого делител  частоты с переменным коэффициентом делени  вл етс  ограниченность его функциональных возможностей. Известен также делитель частоты с переменным коэффициентом делени , содержащий блок управлени , блок выработки импульсов, блок формировани  длительности в блок формировани  частоты, вход сброса которого соединен с входом сброса блока выработки импульсов, выход и первый вход которого соединены соответственно с выходом делител  частоты с переменным коэффициентом делени  и первым выходом блока формировани  длительности , первый и второй входы которого соединены соответственно с первым и вторым выходами блока управленич{ 2 Недостатком известного делител  частоты с переменным коэффициентом делени   вл етс  ограниченность его функциональных возможностей. Цель изобретени  - расширение функциональных возможностей. Поставленна  цель достигаетс  тем, что в делителе частоты с переменным коэффициентом делени , со39 держащем блок управлени , блок выработки импульсов, блок формировани  длительности и блок формировани  частоты, вход сброса которого соединен с входом сброса блока выработки импульсов, выход и первый вход которого соединены соответственно с вы ходом делител  частоты с переменным коэффициентом делени  и первым выходом блока формировани  длительности первый и второй входы которого соединены соответственно с первым и вtopым выходами блока управлени , пе вый, второй и третий входы и вход сброса блока управлени  соединены со ответственно с входом делител  частоты с переменным коэффициентом делени , выходом блока формировани  частоты и вторым выходом блока формировани  длительности, вход сброса которого соединен с входом сброса блока выработки импульсов и входом сброса делител  частоты с переменным коэффициентом делени , перва  группа управл ющих входов которого соеди- нена с группой управл ющих входов блока формировани  длительности, тре тий вход которого соединен с третьим выходом блока управлени , первым входом блока формировани  частоты и вторым входом блока выработки импул сов, третий вход которого соединен четвертым выходом блока умножени , п тый выход которого соединен с чет вертым входом блока выработки импу  сов, первый и второй дополнительные входы которого соединены с первым и вторым дополнительными входами делител  частоты с переменным коэффициентом делени , втора  группа управл ющих входов которого соединена с группой управл ющих входов блока формировани  частоты, вход записи к торого соединен с входом записи делител  частоты с переменным коэффициентом делени , а второй и третий входы блока формировани  частоты первь1м и вторым выходами блока упра лени . На чертеже показана структурна  схема счетчика. Делитель частоты с переменным ко эффициентом делени  содержит блок 1 управлени , блок 2 выработки импульсов , блок 3 формировани  длительности , и блок А формировани  частоты, вход 5 сброса которого сое динен с входом 6 сброса блока 2 вы4 работки импульсов, выход 7 и первый вход 8 которого соединены соответственно с выходом 9 делител  частоты с переменным коэффициентом делени  и первым выходом 10 блока 3 формировани  длительности, первый 11 и второй 12 входы которого соединены соответственно с первым 13 и вторым 14 выходами блока 1 управлени , первый 15,-второй 16 и третий 17 входы и вход 18 сброса блока 1 управлени  соединены соответственно с входом 19 делител  частоты с переменным коэф фициентом делени , выходом 20 блока 4 формировани  частоты и вторым выходом 21 блока 3 формировани  длительности , вход 22 сброса которого соединен с входом 6 сброса блока 2 выработки импульсов и входом 23 сброса делител  частоты с переменным коэффициентом делени , перва  группа управл ющих входов 2k которого соединена с группой управл ющих входов бло ка 3 формировани  длительности, третий вход 25 которого соед/гнен с третъим выходом 26 блока 1 управлени , первым входом 27 блока Ц формировани  частоты и вторым входом 28 блока 2 выработки импульсов, третий вход 29 которого соединен с четвертым выходом 30 блока 1 управлени , п тый выход 31 которого соединен с четвертым входом 32 блока 2 выработки импульсов , первый 33 и второй 34 дополнительные входы которого соединены с первым и вторым дополнительными входами делител  частоты с пер еменным коэффициентом делени , втора  Группа управл ющих входов 35 которого соединена с группой управл ющих входов блока 4 формировани  частоты, вход записи 36 которого соединен с входом записи 37 делител  частоты с переменным коэффициентом делени , а второй 38 и третий 39 входы блока 4 формировани  частоты соединены с первым 13 и вторым 14 выходами блока 1 управлени . Делитель частоты с переменным коэффициентом делени  работает следующим образом. В режиме делени  частоты на входе 33 устанавливают сигнал Режим делени , который подготавливает блок 2 выработки импульсов к работе. На входе 35 блока 4 формировани  частоты подаетс  двоичный код коэффициента делени , который записываетс  8 ЭТОТ блок по сигналу поступающему на вход 36 с входа 37. Пус задан, коэффициент делени  равный К-, двоичный эквивалент которого равен 00... 0100. С выхода блока формировани  частоты по входу 16 блока 1 управлени  единичный логический сигнал разрешающий прохождение опорной частоты на входы блоков 2, 3 и t. Первый импульс, который поступает на вход 28 блока 2 вырабо ки импульсов проходит на выход 9 устройства. В блоке 3 устанавливаетс  код 00...0001, а в блоке U код 0...0011 Поступление последующих импульсов устанавливаем коды 0...010. Третий импульс устанавливает коды О о..0011 и 0...0001, а четвертый - коды 0... 0100 и 0...0000 соответственно. Сле дующий импульс проходит на выход и устанавливаем в блоке 3 код 0...001 а в блоке Ц - 0...0001. Далее работа делител , частоты проходит аналогичным образом. Дл  использовани  делител  частоты в режиме формировани  импульсов переменной частоты и длительност необходимо на вход 34 блока 2 подать импульс, который переведет блок 2 в режим формировани  импульсов переменной частоты и длительности. Подачей потенциального двоичного кода Кд по входам 2 блока 3 производитс  установка кода длительности выходного импульса. Код периода (час тоты К следовани  выходных импульсов устанавливаетс  на входах 35 бло ка + и записываетс  импульсом Запись , поступающим на вход 37 блока k. Дальнейшее прохождение импульсов и работа блоков 1,3 не отличаетс  от рассмотренной в режиме делени  частоты. Делитель частоты с переменным коэ фициентом делени  позвол ет обеспечить выработку импульсов переменной частоты и длительности, а также расшир ет функциональные возможности делител  частоты при использовании его в качестве программируемого устройства управлени . Формула изобретени  Делитель частоты с переменным коэффициентом делени , содержащий блок управлени , блок выработки им пульсов, блок формировани  длительности и блок формировани  частоты, вход сброса которого соединен с входом сброса блока выработки импульсов, выход и первый вход которого соединены соответственно с выходом делител  частоты с переменным коэффициентом делени  и первым выходом блока формироаани  длительности, первый и второй входы которого соединены соответственно с первым и вторым выходами блока управлени , отличающийс  тем, что, с целью расширени  функциональных возможное- тей, первый, второй и третий входы и вход сброса блока управлени  соединены соответственно с входом делител  частоты с переменным коэффициентом делени , выходом блока формировани  частоты и вторым выходом блока формировани  длительности, вход сброса которого соединен с входом сброса блока выработки импульсов и входом сброса делител  частоты с переменным коэффициентом делени , перва  группа управл ющих входов которого соединена с группой управл ющих входов блока формировани  длительности , третий вход которого соединен с.третьим выходом блока управлени , первым входом блока формировани  частоты и вторым входом блока выработки импульсов, третий вход которого соединен с четвертым выходом блока управлени , п тый выход которого соединен с четвертым входом блока выработки импульсов, первый и второй дополнительные входы которого соединены с первым и вторым дополнительными входами делител  частоты с переменным коэффициентом делени , втора  группа управл ющих входов которого соединена с группой управл ющих входов блока формировани  частоты , вход записи которого соединен с входом записи делител  частоты с переменным коэффициентом делени , а второй и третий входы блока формировани  частоты - с первым и вторым выходами блока управлени . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 696609, кл. Н 03 К 23/00, 1977. The invention relates to a pulse and computer technology, radio engineering and automation and can be used in devices designed to generate pulses of variable frequency and duration. Known frequency divider with variable division factor, containing a frequency shaping unit, performed on a binary reversible counter, the first input of which is connected to the counter pulse bus, the second to the buses of the pulse division code, the third subtraction bus, the fourth to the Reset signal bus, n the sixth one is with the write bus, the sixth is the signal bus of the Record, and the zero output of the counter is connected to the output of the block (1 The disadvantage of this frequency divider with a variable division factor is its limited function There is also a variable frequency division divider containing a control unit, a pulse generation unit, a duration shaping unit in a frequency shaping unit, the reset input of which is connected to the reset input of the pulse generation unit, the output and the first input of which are connected respectively to the output of the frequency divider with a variable division factor and the first output of the block forming the duration, the first and second inputs of which are connected respectively to the first and second outputs of the block control {2 The disadvantage of the known frequency divider with a variable division factor is the limitation of its functionality. The purpose of the invention is to expand the functionality. The goal is achieved by the fact that in a frequency divider with a variable division factor, containing a control unit, a pulse generating unit, a duration shaping unit and a frequency shaping unit, the reset input of which is connected to the reset input of the pulse generating unit, the output and the first input of which are connected respectively to the output of the frequency divider with a variable division factor and the first output of the duration shaping unit; the first and second inputs of which are connected respectively to the first and the fifth outputs; The control, the first, second and third inputs and the reset input of the control unit are connected, respectively, with the variable frequency divider input with a variable division factor, the output of the frequency shaping unit and the second output of the duration shaping unit, the reset input of which is connected to the reset input of the pulse generating unit and the input reset a frequency divider with a variable division factor, the first group of control inputs of which is connected to a group of control inputs of a duration shaping unit, the third input of which is connected to The output of the control unit, the first input of the frequency shaping unit and the second input of the impulse generation unit, the third input of which is connected to the fourth output of the multiplication unit, the fifth output of which is connected to the fourth input of the output generating unit, the first and second additional inputs of which are connected to the first and the second additional inputs of a frequency divider with a variable division factor, the second group of control inputs of which is connected to the group of control inputs of a frequency shaping unit, a recording input to toro connected to the input of the recording frequency divider with a variable division ratio, and second and third inputs of block forming frequency perv1m and second output sound control unit laziness. The drawing shows a block diagram of the counter. A variable divider frequency divider includes a control unit 1, a pulse generation unit 2, a duration shaping unit 3, and a frequency shaping unit A whose reset input 5 is connected to the reset input 6 of the pulse extracting unit 2, output 7 and the first input 8 which are connected respectively to the output 9 of a frequency divider with a variable division factor and the first output 10 of the shaping unit 3, the first 11 and the second 12 inputs of which are connected respectively to the first 13 and second 14 outputs of the control unit 1, the first 15, the second 16 and third 17 inputs and the reset input 18 of the control unit 1 are respectively connected to the input 19 of the frequency divider with a variable division factor, the output 20 of the frequency shaping unit 4 and the second output 21 of the shaping unit 3, the reset input 22 of which is connected to the reset input 6 of the pulse generation unit 2 and the reset input 23 of a frequency divider with a variable division factor, the first group of control inputs 2k of which is connected to the control input group of the duration shaping unit 3, the third input 25 of which is connected / is connected to the third output 26 of the control unit 1, the first input 27 of the frequency shaping unit C and the second input 28 of the pulse generation unit 2, the third input 29 of which is connected to the fourth output 30 of the control unit 1, the fifth output 31 of which is connected to the fourth input 32 of unit 2 generation of pulses, the first 33 and second 34 additional inputs of which are connected to the first and second additional inputs of a frequency divider with a variable division factor; the second Group of control inputs 35 of which is connected to a group of control inputs of block 4 frequency reduction, the recording input 36 of which is connected to the recording input 37 of a frequency divider with a variable division factor, and the second 38 and third 39 inputs of the frequency shaping unit 4 are connected to the first 13 and second 14 outputs of the control unit 1. The frequency divider with a variable division factor works as follows. In the frequency division mode at the input 33, a signal is set to the division mode, which prepares the pulse generation unit 2 for operation. At the input 35 of the frequency shaping unit 4, the binary code of the division factor is supplied, which is written to 8 THIS block by the signal received at the input 36 from input 37. Pus is set, the division factor is K-, the binary equivalent of which is 00 ... 0100. forming a frequency at the input 16 of the control unit 1, a single logical signal permitting the passage of the reference frequency to the inputs of the blocks 2, 3 and t. The first pulse, which is fed to the input 28 of the block 2 of pulse generation, passes to the output 9 of the device. In block 3, the code is set to 00 ... 0001, and in block U, the code is 0 ... 0011 The arrival of subsequent pulses is set to codes 0 ... 010. The third impulse sets the codes О. о..0011 and 0 ... 0001, and the fourth - codes 0 ... 0100 and 0 ... 0000 respectively. The next impulse passes to the output and sets in block 3 the code 0 ... 001 and in the block C - 0 ... 0001. Further work divider frequency passes in a similar way. To use a frequency divider in the mode of forming pulses of variable frequency and duration, it is necessary to input a pulse to the input 34 of block 2, which will switch block 2 to the mode of generating pulses of variable frequency and duration. The supply of a potential binary code Cd to the inputs 2 of block 3 sets the code for the duration of the output pulse. The period code (the frequency K of the output pulses following is set at inputs 35 of block + and recorded with a pulse. Record arriving at input 37 of block k. Further passage of pulses and operation of blocks 1.3 does not differ from that considered in the frequency division mode. Variable frequency divider the division factor allows the generation of pulses of variable frequency and duration, as well as extends the functionality of the frequency divider when used as a programmable control device. A variable frequency division divider comprising a control unit, a pulse generation unit, a duration shaping unit and a frequency shaping unit whose reset input is connected to the reset input of the pulse generating unit, the output and the first input of which are connected to the variable factor output respectively dividing and the first output of the duration shaping unit, the first and second inputs of which are connected respectively to the first and second outputs of the control unit, differing In order to expand the functional capabilities, the first, second and third inputs and the reset input of the control unit are connected respectively to the input of a frequency divider with a variable division factor, the output of the frequency shaping unit and the second output of the duration shaping unit, the reset input of which is connected to the reset input of the pulse generation unit and the reset input of the frequency divider with a variable division factor, the first group of control inputs of which is connected to the group of control inputs of the generation unit dur The third input of which is connected to the third output of the control unit, the first input of the frequency shaping unit and the second input of the pulse generating unit, the third input of which is connected to the fourth output of the control unit, the fifth output of which is connected to the fourth input of the pulse generating unit, the first and second additional inputs of which are connected to the first and second additional inputs of a frequency divider with a variable division factor, the second group of control inputs of which is connected to a group of control inputs s frequency generating unit recording input coupled to an input recording frequency divider with a variable division ratio, and second and third inputs of the frequency generating unit - with the first and second outputs of the control unit. Sources of information taken into account in the examination 1. USSR author's certificate number 696609, cl. H 03 K 23/00, 1977. 2.Авторское свидетельство СССР № А01005, кл. Н 03 К 23/00, 1971 (прототип).2. USSR author's certificate number A01005, cl. H 03 K 23/00, 1971 (prototype). уat 5five ,85, 85 k k ЯI /,/, ii -t-t ud «ud " ti ««ti "" «SI"SI §:j J§: j j ИAND Sg;Sg;
SU802962799A 1980-07-28 1980-07-28 Frequency divider SU938413A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802962799A SU938413A1 (en) 1980-07-28 1980-07-28 Frequency divider

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802962799A SU938413A1 (en) 1980-07-28 1980-07-28 Frequency divider

Publications (1)

Publication Number Publication Date
SU938413A1 true SU938413A1 (en) 1982-06-23

Family

ID=20910703

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802962799A SU938413A1 (en) 1980-07-28 1980-07-28 Frequency divider

Country Status (1)

Country Link
SU (1) SU938413A1 (en)

Similar Documents

Publication Publication Date Title
SU938413A1 (en) Frequency divider
US3237171A (en) Timing device
GB1509795A (en) Processing information signals
SU957260A2 (en) Device for digital magnetic recording
SU1538170A1 (en) Base function generator
SU625203A1 (en) Parallel binary- to-numeric-pulse code converter
SU705645A1 (en) Variable pulse length oscillator
SU696486A1 (en) Device for differentiating pulse-frequency signals
SU828391A1 (en) Device for controllable delay of pulses
SU1644123A1 (en) Device for data input
SU622172A1 (en) Dynamic storage
SU678512A1 (en) Digital information reproducing device
SU667966A1 (en) Number comparing device
SU732912A2 (en) Function generator
SU920628A1 (en) Device for measuring time intervals
SU875608A1 (en) Device for programmed delay of pulses
SU746489A1 (en) Information output arrangement
SU886283A1 (en) Bipulse-to-binary signal converter
SU928345A2 (en) Discrete pulse repetition frequency multiplier
SU993454A1 (en) Pulse duration forming device
SU1213528A1 (en) Synchronizing device
SU1647862A1 (en) Pulse sequence driver
SU1529421A1 (en) Shaper of pulse sequence
SU949786A1 (en) Pulse train generator
SU1029403A1 (en) Multichannel pulse generator