SU924887A1 - Устройство дл защиты последовательности импульсов от импульсных помех - Google Patents
Устройство дл защиты последовательности импульсов от импульсных помех Download PDFInfo
- Publication number
- SU924887A1 SU924887A1 SU802946531A SU2946531A SU924887A1 SU 924887 A1 SU924887 A1 SU 924887A1 SU 802946531 A SU802946531 A SU 802946531A SU 2946531 A SU2946531 A SU 2946531A SU 924887 A1 SU924887 A1 SU 924887A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- pulses
- output
- channel
- input
- impulse noise
- Prior art date
Links
Landscapes
- Noise Elimination (AREA)
Description
1
Изобретение относитс к импульсной технике, а именно к устройствам дл предотвращени импульсных помех в импульсной информации, и может быть использовано в аппаратуре передачи данных по лини м .св зи.
Известно устройство дл защиты от импульсных помех, содержащее элементы совпадени , счетчик и триггер п.
Недостатком известного устройства вл е.тс то, что оно не обеспечивает восстановление импульсов, искаженных дроблени ми.
Наиболее близким к предлагаемому по технической сущности и достигаемому результату вл етс устройство дл защиты от импульсных помех, содержащее блок выделени фронтов импульсов, триггер, два элемента И и элемент ИЛИ 2.
Однако в устройстве недостаточна защита импульсной информации от импульсных помех, так как оно интегрирует импульсы, пораженные дроблени ми и поочередно заполн ет счетчик , что приводит к смещению фронтов импульсов или к потере импульса .
Цель изобретени - повышение помехозащищенности путем устранени коротких импульсов и восстановлени импульсов, искаженных дроблением.
Указанна цель достигаетс тем,
10 что в устройство дл защиты последовательности импульсов от импульсных помех, содержащее входную шину, блок выделени фронтов, элемент ИЛИ, входы которого соединены с выходами блока выделени фронтов, два элемента И и триггер, выходы которого подключены к одним из входов элементов И, дополнительно введен элемент ИЛИ, а блок выделени фронтов состо20 ит из элемента НЕ, элемента И-НЕ и четырех каналов формировани , выход первого из которых через основной элеме нт ИЛИ и один из элементов И
соединен с одним из входов триггера а выход второго канала формировани через дополнительный элемент ИЛИ и другой элемент И подключен к другому входу триггера, выход третьего канала формировани соединен .с вторым входом дополнительного элемента ИЛИ, третий вход которого подключен к второму входу основного элемента ИЛИ и выходу четвертого канала формировани , причем каждый канал формировани состоит из последовательно соединенных интегратора и порогового и дифференцирующего блоков при этом входна шина устройства соединена непосредственно с входом первого и через инвертор с входами второго и третьего каналов формировани , а вход четвертого канала формировани подключен к выходу элемента И-НЕ, входы которого соединены с выходами пороговых блоков первого и второго каналов формировани .
На фиг, 1 изображена структурна схема устройства дл защиты последовательности импульсов от импульсных помех; на фиг. 2 - 7 - временные диаграммы, по сн ющие его работу. i
Устройство дл защиты последовательности импульсов от импульсных помех содержит блок 1 выделени фронтов , который состоит из инвертора 2, элемента И-НЕ 3 и четырех каналов +-7 формировани . Канал формировани состоит из интегратора 8, выход которого через пороговый блок 9 подключен ко входу дифференцирующего блока 10. Аналогично каналу 4, каналы формировани , соответственно , содержатинтеграторы 11-13, которые через соответствующие пороговые блоки подключены к дифференцирующим блокам . Входна шина соединена с входом канала k и через инвертор 2 подключена к входам каналов 5 и 6. Вход канала 7 подключен к выходу элемента И-НЕ 3, входы которого соединены с выходами пороговых блоков 9 и 1. Устройство содержит также элементы ИЛИ 20 и 21 и элементы И 22 и 23, RS-триггер 24..К входам элемента ИЛИ 20 подключены выходы каналов 4 и 7. К входам элемента ИЛИ 21 подключены выходы каналов 5-7. Выход элемента ИЛИ 20 через элемент И 22 подключен к R-BXOду RS-триггера 2, а выход элемента ИЛИ 21 через элемент И 23 подключен
к S-входу. RS-триггчра 24, поймем кс вторым входам элементов И 22 и 23, соответственно подключены пр мой и инверсный выходы В5-триггера 2k. Номиналы конденсаторов интеграторов 8 и и 11 выбираютс такими, чтобы врем их зар да было меньше, а дл интеграторов 12 и 13 равно длительности положительных входных импульсов.
Устройство работает следующим образом .
При подаче импульсной последовательности , искаженной помехами(С)иг. 2а)
5 на вход канала 4 и через инвертор 2 на входы каналов 5 и 6 (фиг.За,а) начинают зар жатьс конденсаторы соответствующих интеграторов 8, 11 и 12, и на выходе последних формируют .. с импульсы (фиг.26, 36, 46).Упом нутые конденсаторы, зар жа сь от положительных входных импульсов, определ ют момент времени формировани импульсов положительной пол рности
на выходе пороговых блокои 9, 1 и 15. Длительность этих импульсов (фиг. 2в, Зв, 4в) в каждом канале t- 6 равна сумме длительностей отрицательного импульса на входе этого канала и времени зар да конденсатора интегратора в этом же канале до срабатывани подключенного к нему порогового блока. С выходов пороговых блоков 9, 1t и 15 положительные импульсы соответственно поступают на входы дифференцирующих блоков 10, 17 и 18, на выходе которых по переднему фронту положительных импульсов формируетс последовательность коротких импульсов (фиг.2г, Зг, г). Пр моугольные импульсы с выходов пороговых блоков 9 и 14 поступают на входы элемента И-НЕ 3 (фиг.5а), с выхода которого импульсы поступают на вход интегратора 13 канала 7, в котором происход т аналогичные процессы, как и в вышеописанных каналах 4, 5 и 6 (фиг. 56 ,в , г). На выходе канала 7 в моментах времени t, tg - формируютс короткие
импульсы (фиг.5д), выдел ющие задний фронт импульсов,, искаженных дроблени ми . На выходе канала 4 в моментах времени t, t , формируютс короткие импульсы, выдел ющие задпие фронты неискаженных входных импульсов . На выходе канала 5, в моментах времени t , t,, t, t-, t формируютс короткие импульсы, вь д:л кхцие передние фронты импульсов, искаженных дроблени ми и передние фронты неискаженных импульсов, следующих после неискаженной паузы, а также короткие импульсы помех. Выходные короткие импульсы всех каналов k-J поступают на входы элементов ИЛИ 20 и 21 (фиг.ба.б), которые с помощью элементов И 22 и 23 распредел ют их на соответствующие входы RS-триггера (фиг.бв, 6г) . На выходе RS-триггера формируетс последовательность импульсов тактовой частоты (фиг.7), защищенна от воздействи коротких импульсных помех и импульсов, искаженных дроблени ми ,, и задержанна относительно входной последовательности. Выходные импульсы формирующего канала 6 устанавливают триггер 24 в исходное положение после окончани импульсной последовательности или после воздействи короткого импульса помех.Предлагаемое устройство отличаетСИ подвышенной степенью помехозащиты и простотой схемы. Оно устран ет короткие импульсы помех и восстанавливает импульсы пораженные дроблени ми .,
Claims (2)
1.А,вторское свидетельство СССР If 425366, кл. Н 04 L 1/00, 1971.
2.Авторское свидетельство СССР № 629643, кло Н 04 L 1/00, 1977.
tfeinrttJ
U
/ff J
п.
fc-ftlL f .-±11 :±n.
t Т
i/«.%
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802946531A SU924887A1 (ru) | 1980-06-27 | 1980-06-27 | Устройство дл защиты последовательности импульсов от импульсных помех |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802946531A SU924887A1 (ru) | 1980-06-27 | 1980-06-27 | Устройство дл защиты последовательности импульсов от импульсных помех |
Publications (1)
Publication Number | Publication Date |
---|---|
SU924887A1 true SU924887A1 (ru) | 1982-04-30 |
Family
ID=20904430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802946531A SU924887A1 (ru) | 1980-06-27 | 1980-06-27 | Устройство дл защиты последовательности импульсов от импульсных помех |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU924887A1 (ru) |
-
1980
- 1980-06-27 SU SU802946531A patent/SU924887A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU924887A1 (ru) | Устройство дл защиты последовательности импульсов от импульсных помех | |
US2692343A (en) | Pulse separating circuit | |
SU469953A1 (ru) | Интегрирующее устройство дискретного действи | |
SU1401458A1 (ru) | Генератор случайной последовательности импульсов | |
SU1108549A1 (ru) | Устройство дл сравнени электрических величин по фазе | |
SU894873A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU1341634A1 (ru) | Генератор импульсов со случайной длительностью | |
SU1629972A1 (ru) | Формирователь пачек импульсов с измен ющейс частотой следовани импульсов в пачке | |
SU1265981A1 (ru) | Устройство дл выделени импульсов | |
SU592006A1 (ru) | Нелинейное многочастотное избирательное устройство | |
SU674208A1 (ru) | Формирователь импульса огибающего серию импульсов | |
SU1182667A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU411622A1 (ru) | ||
SU739725A1 (ru) | Устройство выделени первого и последнего импульсов в пачке | |
SU739688A1 (ru) | Импульсный синхронизатор | |
SU365025A1 (ru) | Формирователь импульсов | |
SU1287029A1 (ru) | Устройство дл измерени частотных параметров электрических сигналов | |
JPS6158312A (ja) | トリガパルス発生回路 | |
SU919073A2 (ru) | Цифровой частотный детектор | |
SU1072257A1 (ru) | Формирователь импульсов | |
SU1001088A1 (ru) | Двоичный сумматор | |
SU930638A1 (ru) | Селектор первого одиночного импульса | |
SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
SU1596454A1 (ru) | Управл емый делитель частоты импульсов | |
SU369695A1 (ru) | !йСЕСОгОЗНАЯ |