SU924757A1 - Запоминающее устройство с регенерацией информации - Google Patents

Description

(5) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С РЕГЕНЕРАЦИЕЙ ИНФОРМАЦИИ

1

Изобретение относитс  к 3anoh5HHaio щиг устройствам..

.Известию запоминающее устройство с регенерацией информации, содержащее счетчик, блок полупосто нной пам ти, подключенный к блоку управлени  и блоку коммутации напр жени  питани . В этом устройстве.- дл  формировани  сигнала регенерации используетс  счетчик, максимальный результат сче та которого соответствует максимальному интервалу времени хранени  информации без разрушени  11. .

Это устройство характеризуетс  большим количеством оборудовани , необходимого дл  выдачи сигнала регенерации .

Наиболее близким к предлагаемому  вл етс  запоминающее устройство с регенерацией информации, содержащее блок полупосто нной пам ти, блок формировани  сигнала регенерации, который состоит из датчика контрольного сигнала и порогового элемента

блок управлени  , блок коммутации напр жени  питани  и источник питани  21. ..

Однако в качестве датчика контрольного сигнала в этом устройстве используетс  контрольна   чейка пам ти, аналогична   чейкам, из которых сос тоит блок полупосто нной пам ти. Таким образом, в этом устройстве используетс  дополнительна   чейка пам 10 ти, котора  должна быть идентична по всем параметрам  чейкам пам ти из которых состоит блок полупосто нной пам ти. Обращение к контрольной чейке происходит чаще, чем к любой из F

15  чеек блока полупосто нной пам ти. За счет этого информаци  в контрольной  чейке должна разрушатьс  быстрее. По мере разрушени  информации в контрольной  чейке выдаетс 

го сигнал регенерации. При этом состо ние информации в  чейках самого блока полупосто нной пам ти не контролируетс . Это заведомо увеличивает

частоту циклов регенерации. Вместе с тем в случае более быстрого разрушени  информации в какой-либо из. чек блока полупосто нной пам ти по сравнению с контрольной  чейкой может произойти потер  информации, что снижает надежность устройства.

Цель изобретени - повышение надежности и быстродействи  устройства .

Поставленна  цель достигаетс  тем, что в запоминающее устройство с регенерацией информации, содержащее накопитель, группу поррговых элементов, блок формировани  сигнала регенерацик и блок управлени  подключенный к накопителю и блоку формировани  сигнала регенерации, введен блок анализа информации, входы которого соединены с входами пороговых элементов группы и подключены к выходам накопител , а выходы блока анализа информации и,, пороговых элементов группы соединены с входами блока формировани  сигнала регенерации.

При этом блок анализа информации содержит п элементов ИЛИ и п элементов ИЛИ-НЕ (где п m , а m - число разр дов накопител ), причем входы одноименных элементов ИЛИ и ИЛИ-НЕ объединены и  вл ютс  входам -блока, а выходы элементов ИЛИ и

ИЛИ-НЕ  вл ютс  выходами блока. о

Блок формировани  сигнала регенерации содержит 2 п элементов И, , элемент ИЛИ и триггер, причем входы элементов И  вл ютс  одними из входов ,блока, выходы элементов И подключены к входам элемента ИЛИ, вход которого соединен с одним из вхдов .триггера, другой вход и выход которого  вл ютс  соответственно

другим входом и выходом блока.

)

1

На чертеже изображена структурна  схема предлагаемого устройства. - Устройство содержит накопитель 1 например блок полупосто нной пам ти блок 2 анализа информации, группу 3 пороговых элементов, блок формировани  сигнала регенерации и бло 5 управлени .

Блок 2 содержит логические элементы ,например элементы ИЛИ 6 и элементы ИЛИ-НЕ 7. Количество п таких элементов определ етс  количеством контролируемых информационных разр дов .блока 1 полупосто нной пам ти . Группу 3 составл ют пороговые элементы ПЭ О 8 и ПЭ 1 .9,предназначенные дл  сравнени  сигналов, . поступающих с информационных выходов блока- 1 с пороговыми напр жени ми , которые соответствуют максимально допустимому уровню логического нул  (0, в) и минимально допустимому уровню логической единицы (2,4 в) . Количество пороговых элементов определ етс  .количеством контролируемых информационных разр дов . Блок содержит элементы И 10, выходы которых соединены со

входами элемента ИЛИ 11 , и триггер 12.

Устройство работает следующим образом.

При считывании информации из блока 1 полупосто нной пам ти элементы .блока 2, воспринима  на входе сигналы с уровнем 2,-5,25 В расшифровывают их как сигналы логической единицы, а сигналы с уровнем не более

О, В - как сигналы логического нул , В группе 3 пороговых элементов происходит сравнение сигналов, поступающих с информационных выходов блока 1, с пороговыми напр жени ми,

которые соответствуют минимально допустимому уровню логической единицы (2, в) и максимально допустимому уровню логического нул  (О, В) . В блоке Ц при приближении уровн  сигнала логической единицы к минимально допустимому (2,4 в) либо уровн  логического нул  к (0, В) формируетс  сигнал регенерации. Контроль росто ни  информации осуществл етс  в каждом цикле считывани , что достигаетс  с помощью управл ющего сиг- нала, поступающего с выхода блока 5 на вход блока 4.

Таким образом, предлагаемое устройство осуществл ет непосредственный контроль информации, хран щейс  в  чейках пам ти блока 1 полупрсто нной пам ти, что повышает надежность хранени  информации и позвол ет

осуществить регенерацию тех зон пам ти , дл  которых это необходимо. Это значительно сокращает частоту циклов регенерации, особенно в тех случа х , когда обращение .к различным  чейкам пам ти происходит неравномерно.

Claims (3)

1. При пропадании питани  опрос и контроль пам ти не производитс , однако информаци  в блоке 1 полупосто нной пам ти не тер етс , так как он выполнен, например, на МНОП-транзисторах . Формула изобретени  1.Запоминающее устройство с рег нерацией информации, содержащее на копитель, группу пороговых элементов , блок формировани  сигнала реге нерации и блок управлени , подключенный к накопителю и блоку форми ровани  сигнала регенерации, о т л и ч а ю щ е е с   тем, что, с целью повышени  надёжности и быстро действи  устройства, х)но содержит блок анализа информации, входы которого соединены с входами пороговы элементов группы и подключены к выходам накопител J а выходы блока анализа информации и пороговых элементов группы соединены с входами блока формировани  сигнала регенерации i
2. 2.Устройство по П.1 , о т л ич а ю 1Д е е с   тем, что блок анализа информации содержит п элементб ИЛИ и п элементов ИЛИ-НЕ (где п.а т - число разр дов накопител ), причем входы .одноименных элементов ИЛИ и ИЛИ-НЕ объединены и  вл ютс  входами блока, а выходы элементов ИЛИ и ИЛИ-НЕ  вл ютс  выходами блока ..
3. 3. Устройство по п. 1. . о т   и чающеес  тем, что блок формировани  сигнала регенерации содержит 2 п элементов И, элемент ИЛИ и триггер, причем входы элементов И  вл ютс  одними из входов блока, выходы элементов И подключены к входам элемента ИЛИ, выход которого соединен с одним из входов триггера, другой вход и выход которого  вл ютс  соответственно другим входом и выходом блока. i Источники.информации, прин тые во внимание при экспертизе 1.Патент США № 3737879, кл. 3 0-173, опублик. 1973..2 .Авторское свидетельство СССР № 580587, кл. G 11 С 29/00, 1977 (прототип).i