Изобретение относитс к обласуи авй . м атаки, Известны преобразователи кодов, со держащие шифратор, блпк управлени и блок элементов И Г11, Недостатком и звестного устройства вл етс низка надежность,Наиболее близким техническим ре . шен ем к данному вл етс преобразова тель кодов, содержащий шифратор, один, из входов соединен с тактовой шиной, а выходы подключены ко.входам блока управлени , группа выходов которого соединена с первой группой входов блока элементов И t2. Недостатком известного 5;стройстеа вл етс низка надежность, Цель изобретени - повышение надеж ности преобразовател кодов,Указанна цель достигаетс тем, что в преобразователь кодов, содержащий шифратор, один из входов которого соединен с тактовой шиной, а выходы подключены ко входам блока управлени . группа выходов котсрого соединенас первой группо и вхо дов блок а; этю мен тов И, введены .элемент задернски, RS-триггер, регистр и элемент ИЛИ, входы соединены с входными шинами и второй группой входов блока элементов И, вьосод которого подключен ко входу записи регистра, выходы которого соединены с выходаыми шинами, вход сброса - с дополнительным выходом блока управлени , а информационною входы подключены к выходам шифратора, 1фи этом выход Элемента ИЛИ соединен непосредственно с S- входом и через элемент задержки с R-входом PS-триггера, единичный выход которого подключен Ко второму входу шифратора,На чертеже представлена функциональна схема преобразовател кодсе. , Схема содержит слеругацие этменты: шифратор I, один из входов которого ct единен с тактовой шиной 2, а выходы подключены ко входам блока 3 управлени , группа выходов которого соединена 3S2 с первой группой вхоцов блока 4 эле- ментов И, элемент ИЛИ 5, входы которого соединены с входными шинами 6 и второй группой входов блекл 4 элем нтов И, выход которого подключен Ко вхо ду записи регистра 7, выходы которого соединеныс выходными шинами 8, вход сброса с дополнительным выходом бло ка 3 управлени , а информационные входы подключены к выходам шифратора 1, вь(х:од элемента ИЛИ 5 соединен непосредственно с S -входом и через элемент задержки 9 - с 1 - ходом К5-триггера 10, единичный выход которого подКлючен ко второму входу шифратора I, Преобразователь кодов работает следующим образом, В исходном состо нии блок 3 управ лени посто нно вырабатывает сигнал, устанавливающий регистр 7 в нулевое состо5шие , а также запрещает опрос входных шин 6, При возбуждении одной из входных шин 6 на выходе элемента ИЛИ 5 по вл етс сигнал, который переключает 1 8-триггер 1О,Сигнал с единичного выхода RS-триггера 10 снимает сигнал с выхода блока 3 управлени , который . устанав/швает регистр 7 в нулевое состо ние , и разрешает фохождение тактсеых импульсов с иины 2 на вход ( ши4 атора 1, Шифратор 1 синхронно с тактсжыми импульсами вьфабатьюает последовательные комбинашш -двоичного параллельного кода, которые лоступают на информационные входы регистра 7 , и в блок 3 управлени , Блок 3 управлени синхронно с поступающими на- него кодом вырабатьюает сигналы, последовательного опроса состо ни входных шин 6, которые поступают на входы блока 4 г « «-г. .-. . . . . .м. элементов И, При опросе возбужденной шины 6 блок 4 эгементш И вырабатывает сигнал и в регистр 7 записываетс соответствующа номеру возбужденной шины 6 комбинаци двоичного кода, поступающа затем на Выходные шины в.Когд воэбужденна шина 6 приходит в исходное состо ние на выходе элемента ИЛИ 5 исче зает сигнал, подаваемый на -вход К -триг гера 10, Через врем ,определ емое элементом задержки 9, на 1 -входе 14 КС-триггера 10 гакже пропадает сиРнал , чгто приводит к сбросу (|-триггера 10, В результате запрещаетс работа шифратора 1 и он переводитс в исходное состо1Шие, На выходе блока 3 управлени , устанавливаетс сигнал, которыЛ переводит регистр 7 в нулевое состо ние Таким образом, в изобретении за счет введени элемента задержки, R& триггера , регистра и элемента ИЛИ по сравнению с известным устройством досТигаетс повышение надежности преобразовател кодов, Формула изобретени Преобразователь кодов, содержащий шифратор, одии из входов Которого соединен с тактовой ииной, а выходы подключены к входам блока управлени , группа выходов которого соединена(с первой группой входов блока ;элементс И, о т лича ющийс тем, что, с целью псфышени надежности, в него введены f элемент задержки, Rf-триггер,регистр . и элемент ИЛИ, входы которого соединены с входными шинами и второй группой входов блока элементов И, выход которого подключен к входу записи регист-, ра, выходы которого соединены с выхосьными шинами, вход сброса - с дополнительным выходом блока управлени , а информационные оды подключены к выходам ши4ратора, при этом выход элемента ИЛИ соединен непосредственно с S «входом и через элемент задержки с { -входом Pf-триггера, единичный выход которого подключен, к второму входу шифратора, Источники информации, прин тые во внимание при экспертизе 1, Смирнов В,В, Быстродействующий шифратор дл преобразовани номеров каналов из дес тичного в двоичный код, ПТЭ, 1973, № 4, 2, Будинский Я,Логические цепи в цифровой технике, Св зь, М,, 1977, c.t293, рис, 6,141 (прототип).
r
7
ZY
л