Claims (2)
Цель изобретени - повышение бы стродействи устройства. 39 Указанна цель достигаетс тем, Цто а устройство введены второй ин ертор ,. третий ц четвертый элементы 14 и первый и второй блоки управлени , входы первого и второго блоков управлени подключены к выходам первого , второго, третьего и четвертого элементов И соответственно, выходы к третьим входам соответственно первого и второго блоков пам ти, четвер ТЫе входы которых соединены с выхода мИ третьего и четвертого элементов И соответственно, п тые входы - с первым входом третьего элемента И И;с вторым выходом синхронизатора .третий выход которого соединен с. вторым входом третьего и с первым входом четвертого элементов И, второй выход синхронизатора подключен через второй инвертор к второму входу четвертого элемента И, а также тем, что каждый блок управлени пам тью содержит элемент ИЛИ, первый, второй и третий одновибраторы, гер, третий инвертор и п тый, шестой и седьмой элементы И., вход первого одновибратора соединен с первым входом блока и первым входом п того эле мента И, выход - со вторым входом п того и первым входом шестого, элемента И, вход второго одновибратора соединен со вторым входом блока, выход - с вторым входом шестого и первым входом седьмого элементов И а через третий инвертор - .с третьим .входом п того элемента И, выход шестого элемента И подключен к входуустановки в единицу триггера, выход .которого соединен с вторым входом седьмого элемента И, выход которого подключен через третий одновибратор к первому входу элемента ИЛИ, второй вход которого соединен с выходом элемента И, выход элемента ИЛИ соединен с входом установки е ноль триггера и с выходом блока. На фиг,1 изображена блок-схема устройства дл вывода информации на дисплей; на фиг.2 структура блока управлени пам тью; на фиг.З - временные диаграммы процесса согласовани чтени и записи. На фиг.1-3 оЬозиачено: регистр 1, первый и второй элементы И 2 и 3 первый блок пам ти , первый блок управлени 5, второй блок пам ти 6, третий и четвертый элементы И 7 и 8 синхронизатор 3, преобразователь кода В видеосигнал 10, первый и второй инверторы 11 и 12, .первые 13 и 44 и вторые 15 и 16 входы блока управлени , второй блок управлени 17,выходы первого и второго блоков управлени блоков управлени 18 и 19, первый и второй одновибраторы 20 и 21, третий инвертор 22, п тый и шестой элементы И 23 и 2, элементы ИЛИ 25, триггер 26, седьмой элемент И 27, третий одновибратор 28. Устройство работает следующим образом . 8 запоминающем устройстве (ЗУ), образованном блоками пам ти и 6, хранитс кодовый экаиаалент изсбражёни (КдЭИ), который преобразуетс в видеосигнал дл отображени его на экране телевизионного индикатора. Синхронизатор 9 управл ет считыванием информации из ЗУ, Коды символовсчитываютс из. блоков пам ти и 6 синхронно с движением луча вдоль строки растра. Младший разр д адреса чтени , который формирует синхронизатор У,таким образом управл ет элементами И 7 и 8, что информаци попеременно считываетс , то из блока пам ти k, то из блока пам ти 6. Это позвол ет вдвое уменьшить частоту обращений при чтеНИИ к каждому из блоков Пам ти 4 и 6 без изменени объема ЗУ и результирующей частоты, обращени , Одновременно с чтением информации необходимо осуществл ть асинхронную запись КдЭИ в блоки пам ти. Младший разр д адреса записи управл ет элементами И 2 и 3 таким образом, что информаци записываетс попеременно, то в блок пам ти 4, то в блок пам ти 6, Например все слова, имеющие четный адрес, записываютс в блок пам ти 7, з иечетный - в блок пам ти 6. Дл обеспечени одновременности записи и чтени -используютс блоки управлени 5 и 17. Этот блок разрешает конфликт в том случае, если в одном из,блоков пам ти необходимо одновременно и за писать и считать слово КдЭИ. Блок управлени 5 с учетом того, что дл исключени мельканий на экране диспле при обращении к блоку пам ти, приоритет необходимо отдавать считываниюi работает следующим образом.(Блок управлени 17 выполнен образом. (Bj идентично. 5 Импульсы записи и чтени поступа ют соответственно на одновибраторы и 21, которые формируют из этих импульсов импульсы большей длительнос ти Т .. Причем % выбираетс из услови t t-oTTip , где toTTJp минимал но возможный период обращени к бло пам ти. В случае, приведенном на фиг.За, запрос на чтение приходит тогда, ко да еще не закончилась запись. Код, который должен быть записан в f(a fный момент хранитс в регистре 1 до прихода разрешени на запись Разре шение на запись формируетс после такта чтени через врем it. . Задерж ка записи осуществл етс следующим образом. Сигнал с выхода инвертора 22 бло кирует Запись, запира элемент И 23 по информационному входу 16. В То же врем сигнал с выхода элемента И 2 переводит триггер 2Ь в единичное состо ние. Это позвол ет импуль су с выхода одновибратора 21 череа элемент И 27 воздействовать на вход одновибратора 28. Последний формиру импульсы записи по окончании процесса считывани . По этому импульсу код который хранитс в регистре 1 и не записан вследствие того, что процесс записи прерван чтением, записываетс в блок пам ти. Необходимо отметить , что при некотором опережении записи может формироватьс неполноценный импульс записи. При этом информаци может записыватьс , однако дл надежной записи, как видно из фиг.За, формируетс полноценный импульс записи.На фиг.36 показана ситуаци , когда обращение на запись приходит до окончани считывани информации из данного блока пам ти. В этом случае задержка записи peaлизована аналогично. На фиг.Зв приведен случай, когда запись и считывание разнесены во времени и конфликтной ситуации нет. В этом случае одновременность записи и считывани обеспечиваетс без участи блока управлени 5. Полезный эффект изобретени по сравнению с известными устройствами заключаетс в повышении скорости обработки знаковой информации Полезный эффект изобретени достигаетс за счет использовани сущест96 венных отличительных признаков предложени путем обеспечени возможности одновременно записывать и считывать информацию при обращении к устройству. Формула изобретени 1 .Устройство дл вывода информации на дисплей, содержащее синхронизатор, первый выход которого подключен к первому входу преобразовател код-видеосигнал , выход которого вл етс выходом устройства, второй вход пре (Образовател код-видеосигнал соединен с выходом первого и второго блоков пам ти, первые входы которых подключены к выходу регистра, вход которого подключен к первому входу устройства, второй вход которого соединен через первый инвертор с первым входом первого элемента И и сое- динен с вторыми входами первого и второго блоков пам ти и первым входом второго элемента И, третий вход с вторыми входами первого и второго элементов И,отличающеес тем, что, с целью повышени быстродействи устройства, в него введены второй инвертор, третий и четвертый элементы И и первый и второй блоки управлени , первые и вторые входы первого и второго блоков управлени подключены к выходам первого, второго, -третьего и четвертого элементов И соответственно, выходы к третьим входам первого и второго блоков пам ти соответственно, четвертые входы которых соединены с выходами третьего и четвертого элементов И соответственно, п тые входы с первым входом третьего элемента И и с вторым выходом синхронизатора, третий выход которого соединен с вторым входом третьегои с первым входом четвертого элементов И, второй выход синхронизатора подключен через второй инвертор к второму входу четвертого элемента И. The purpose of the invention is to increase the efficiency of the device. 39 This goal is achieved by the fact that the device is entered by the second inertor,. the third center, the fourth element 14 and the first and second control units, the inputs of the first and second control units are connected to the outputs of the first, second, third and fourth elements AND, respectively, the outputs to the third inputs of the first and second memory blocks, respectively, the fourth TO inputs of which are connected to the outputs of the third and fourth elements AND, respectively, the fifth inputs - with the first input of the third element AND; and the second output of the synchronizer. The third output of which is connected to. the second input of the third and with the first input of the fourth And elements, the second output of the synchronizer is connected through the second inverter to the second input of the fourth element And, as well as the fact that each memory control unit contains the OR element, the first, second and third mono vibrators, the ger, the third inverter and the fifth, sixth and seventh elements I., the input of the first one-shot is connected to the first input of the unit and the first input of the fifth element I, the output is connected to the second input of the fifth and the first input of the sixth element And, the input of the second one-shot is connected to the second input block house, output - with the second input of the sixth and first input of the seventh element AND, and through the third inverter - with the third input of the fifth element AND, the output of the sixth element AND is connected to the installation input of the trigger unit, the output of which is connected to the second input of the seventh element And, the output of which is connected via the third one-shot to the first input of the OR element, the second input of which is connected to the output of the element AND, the output of the element OR is connected to the input of the installation of f zero of the trigger and to the output of the block. Fig. 1 is a block diagram of a device for displaying information on a display; 2, the structure of the memory management unit; FIG. 3 shows timing charts of the read and write matching process. In FIGS. 1-3, the register is 1: the first and second elements are AND 2 and 3, the first memory block, the first control block 5, the second memory block 6, the third and fourth elements AND 7 and 8, the synchronizer 3, the code B converter of the video signal 10, the first and second inverters 11 and 12, the first 13 and 44 and the second 15 and 16 inputs of the control unit, the second control unit 17, the outputs of the first and second control units of the control blocks 18 and 19, the first and second one-shot 20 and 21, the third the inverter 22, the fifth and sixth elements And 23 and 2, the elements OR 25, the trigger 26, the seventh element And 27, the third one-shot 28. The device works as follows. 8, a memory device (storage unit) formed by the memory units and 6, a code-based iraclement (KDEI) is stored, which is converted into a video signal for display on the screen of a television indicator. The synchronizer 9 controls the reading of information from the memory, the character codes are read from. memory blocks and 6 synchronously with the movement of the beam along the raster line. The lowest bit of the read address, which forms the synchronizer Y, thus controls the elements 7 and 8, that the information is alternately read, then from memory k, then from memory 6, which reduces the frequency of reading Each of the memory blocks 4 and 6 without changing the volume of the memory and the resulting frequency, addressing. Simultaneously with reading the information, it is necessary to make an asynchronous write of the KDEI in the memory blocks. The lowest bit of the write address controls And 2 and 3 elements in such a way that the information is written alternately, in memory 4, then in memory 6, for example, all words having even addresses are recorded in memory 7, The inferred one is in memory block 6. To ensure simultaneous writing and reading, control blocks 5 and 17 are used. This block resolves the conflict if in one of the memory blocks it is necessary to simultaneously and write and read the word KDEI. The control unit 5, taking into account the fact that, in order to eliminate flashes on the display screen when referring to the memory unit, the priority must be given to reading, i works as follows. (The control unit 17 is made in the same way. (Bj is identical. 5 The write and read pulses go to the single vibrators and 21, which form pulses of longer duration T from these pulses. Moreover,% is selected from the condition t t-oTTip, where toTTJp is the minimum possible period of accessing the memory card. In the case shown in Fig. 3a, the read request comes then The recording to be written to f (the f moment is stored in register 1 before the write permission arrives. The write permission is formed after the read cycle after the time it. The write delay is as follows. The signal from the inverter output 22 blocks the Record by locking the AND 23 element on the information input 16. At the same time, the signal from the output of the AND 2 element triggers the 2b to one state. This allows the impulse from the output of the one-shot 21 through the element 27 to act on the input of the one-shot 28. The latter forms the write pulses at the end of the reading process. According to this pulse, the code which is stored in register 1 and not recorded due to the fact that the writing process is interrupted by reading is written to the memory block. It should be noted that, at some recording advance, an incomplete recording impulse may form. In this case, information can be recorded, however, for reliable recording, as can be seen from Fig. 3a, a full write pulse is generated. Fig. 36 shows the situation when the write request comes before the end of reading information from this memory block. In this case, the write delay is similarly distributed. Figure 3 shows a case when the recording and reading are spaced apart in time and there is no conflict. In this case, simultaneous recording and reading is provided without the fate of the control unit 5. The useful effect of the invention as compared with the known devices is to increase the processing speed of the sign information. The useful effect of the invention is achieved by using essential distinguishing features of the sentence by providing the ability to simultaneously write and read information. access to the device. Claim 1. A device for outputting information to a display comprising a synchronizer, the first output of which is connected to the first input of a code-video signal converter, the output of which is an output of a device, the second input of a pre-generator (code-video signal generator connected to the output of the first and second memory blocks , the first inputs of which are connected to the output of the register, the input of which is connected to the first input of the device, the second input of which is connected via the first inverter to the first input of the first element I and is connected to the second inputs the first and second memory blocks and the first input of the second element And, the third input with the second inputs of the first and second elements AND, characterized in that, in order to increase the speed of the device, the second inverter, the third and fourth elements And and the first and second the control units, the first and second inputs of the first and second control units are connected to the outputs of the first, second, third and fourth elements AND, respectively, the outputs to the third inputs of the first and second memory blocks, respectively, the fourth inputs of which are connected Ina with the outputs of the third and fourth elements And, respectively, fifth inputs with the first input of the third element And and with the second output of the synchronizer, the third output of which is connected to the second input of the third and the first input of the fourth elements And, the second output of the synchronizer is connected through the second inverter to the second input fourth element I.
2. Устройство ПОП.1, о т лич а ю щ е е с тем, что каждый блок управлени пам тью содержит элемент ИЛИ первый, вторбй и третий одновибраторы , триггер, третий инвертор и п тый, шестой и седьмой элементы И, ход первого одновибратора соединен первым входом блока и с первым ходом п того элемента И. выход со вторым эходом п того и первым входом шестого элемента И вход второго одиовибратора соединен со вторым входом блока, выход - с вторым входом шестого и первым входом седьмого элементов И и через третий инвертор -с третьим входом п того элемента И, выход шестого элемента И подключен к входу установки в еди ницу триггера, выход которого соединен с вторым входом седьмого элемента И, выход которого подключен через третий одновибратор к первому входу элемента ИЛИ, второй вход которого соединен выходом п того эле§гкП Sioii 2. Device POP.1, that is, so that each memory management unit contains an OR element, the first, second and third one-shot, trigger, the third inverter, and the fifth, sixth and seventh elements AND, the first move the one-shot is connected to the first input of the unit and to the first stroke of the fifth element I. The output to the second output of the fifth and first input of the sixth element is And the input of the second one-way vibrator is connected to the second input of the block, the output is to the second input of the sixth and the first input of the seventh elements the inverter - with the third input of the fifth element And, Exit sixth AND gate is connected to the set input to unity for a trigger, whose output is connected to a second input of the seventh AND gate, whose output is connected via the third one-shot circuit to a first input of the OR gate, a second input coupled to the output of the fifth ele§gkP Sioii
:, ВЫХОД эламента ИЛИ соединен с входом установки s ноль триггера и с выходом блока. Источники информации. прин тые во йнимаиие при экспертизе К Соловейчых И,Е, Дисплейные системы телези /10:-«ного типа. В кн. Дис плен в системах ЭВМ, гл.П,, Н,, СоЕзетсткое радио, 1979. 2, Бойсверт К,С, УдЕоеииа ск&рост;обработки знаковой информации в кчл-; роллере ЭЛТ дисплеев . - Электроника , Т.52. 1979, г ,.,сЛЗ-75 (прототип),:, The output of the element OR is connected to the input of the installation s zero of the trigger and to the output of the block. Information sources. taken at the examination by K Soloveichy I, E, Telezi Display Systems / 10: - of “type. In the book. Dis captivity in computer systems, ch. P, H, CoE, Radio, 1979. 2, Boisvert K, S, Udoeoiak &growth; processing of sign information in CDL-; Roller CRT Displays. - Electronics, T.52. 1979, g., SLZ-75 (prototype),
1one
:.. j : .. j
16 П16 P
,,„ ; . ,, „; .
„„„.„„....„„.„jnzzi„„ „.„ „....„ „.„ Jnzzi
C.±II -C. ± II -