SU913458A1

SU913458A1 - Storage protection device

Info

Publication number: SU913458A1
Application number: SU802967163A
Authority: SU
Inventors: Aleksej G Barsukov; Aleksandr I Ilyushin; Stanislav V Nazarov
Original assignee: Aleksej G Barsukov; Ilyushin Aleksandr; Stanislav V Nazarov
Priority date: 1980-06-20
Filing date: 1980-06-20
Publication date: 1982-03-15

Description

Изобретение относится к запоминающим устройствам.The invention relates to storage devices.

Известно устройство для защиты памяти, содержащее накопитель, адресные и информационные входы которого соединены соответственно с выходами дешифратора адреса и формирователей токов записи, а выходы - со входами усилителей считывания, блок контроля и дополнительный регистр числа [П.A device for memory protection is known, which contains a drive, the address and informational inputs of which are connected respectively to the outputs of the address decoder and the write current generators, and the outputs to the inputs of read amplifiers, the control unit and the additional number register [P.

Недостатком этого устройства является низкая надежность.A disadvantage of this device is low reliability.

Наиболее близким техническим решением к предлагаемому изобретению является устройство для защиты памяти, содержащее блок оперативной памяти, регистры числа, регистр ключей защиты, группы элементов И, блок контроля информации и блок управления С2].The closest technical solution to the present invention is a device for memory protection, containing a RAM block, number registers, a register of security keys, AND groups, an information control block and a C2 control unit].

Недостатком этого устройства является низкое быстродействие, так как. при записи информции в блок оперативной памяти контроль доступа иA disadvantage of this device is low speed, as. when recording information into the memory block, access control and

22

формирование кода записываемого операнда производятся последовательно во времени, что приводит к значительным временным задержкам.the formation of the code of the recorded operand are performed sequentially in time, which leads to significant time delays.

Целью изобретения является повышение быстродействия устройства.The aim of the invention is to increase the speed of the device.

Поставленная цель достигается тем, что в устройство для защиты памяти, содержащее блок оперативной памяти, регистры числа, группы элементов И, блок контроля, блок управления и регистр ключевой инфомации, вход которого является входом устройства, а выходы соединены с одними из входов элементов И первой группы, выходы блока оперативной памяти подключены к одним из входов первого регистра числа и входам второго регистра числа, одни из выходов первого регистра числа соединены с одними из. входов элементов И второй группы, выходы которых являются информационными выходами устройства, другой выход первого регистра числа подключен коThis goal is achieved by the fact that the device for protecting memory contains a block of RAM, registers of numbers, groups of elements AND, a control unit, a control unit and a register of key information whose input is the input of the device, and the outputs are connected to one of the inputs of the AND elements first the group, the outputs of the RAM block are connected to one of the inputs of the first register of the number and the inputs of the second register of the number; one of the outputs of the first register of the number is connected to one of the. the inputs of the elements of the second group, the outputs of which are informational outputs of the device, another output of the first register of the number is connected to

913458913458

входу блока контроля, выход которого соединен со входом блока управления, первый, второй и третий выходы которого подключены к другим входам элементов И соответственно первой и 5the input of the control unit, the output of which is connected to the input of the control unit, the first, second and third outputs of which are connected to the other inputs of the elements And respectively the first and 5

второй групп и к одним из Входов элементов И третьей группы, выходы которых соединены с одними из входов блока оперативной памяти, другие входы которого подключены к выходам ю второго регистра числа, выходы элементов И первой группы соединены с другими входами первого регистра числа, четвертый выход' блока управления является управляющим выходом 15 устройства, введен сумматор по модулю два, одни из входов которого соединены с выходами элементов И первой группы, другие входы являются информационными входами устройства, а вы- 20 ходы соединены с другими входами элементов И третьей группы.the second group and to one of the inputs of the elements of the third group, the outputs of which are connected to one of the inputs of the RAM block, the other inputs of which are connected to the outputs of the second register of the number, the outputs of elements of the first group are connected to other inputs of the first register of the number, the fourth output the control unit is the control output 15 of the device, a modulo-two adder is entered, one of the inputs of which is connected to the outputs of elements AND of the first group, the other inputs are the information inputs of the device, and the outputs 20 are connected s with other inputs of elements And the third group.

На чертеже изображена функциональная схема предложенного устройства.The drawing shows a functional diagram of the proposed device.

Устройство содержит блок 1 опера- 25 тивной памяти, первый регистр 2 числа, регистр 3 ключевой информации, первую 4, вторую 5 и третью 6 группы элементов И, бло!< 7 контроля, второй регистр 8 числа, блок 9 управления 30 и сумматор 10 по модулю два.ОНа чертеже обозначены управляющий выход 1 1, информационные входы 12, вход 13 и информационные выходы 14 устройства.The device contains a block of 1 operational memory, the first register 2 numbers, the register 3 key information, the first 4, the second 5 and the third 6 groups of elements AND, block <7 control, the second register 8 numbers, the control unit 9 30 and the adder 10 modulo two. ON the drawing designated control output 1 1, information inputs 12, input 13 and information outputs 14 of the device.

Устройство работает следующим об- ₃₅разом.The device works as follows ₃₅ times.

Перед началом обработки программ по сигналам от блока управления 9 ключи страниц поступают через элементы И группы 4 на входы сумматора 10, ⁴⁰ Before processing programs on signals from the control unit 9, the keys of the pages come through AND elements of group 4 to the inputs of the adder 10, ⁴⁰

где поразрядно складываются с его содержимым, и записываются в блок 1 оперативной памяти. При этом одинаковые ключи страницы поступают на те ячейки памяти, которые отводятся для ⁴⁵пользования одной программой, Перед поразрядным сложением кода числа и кода ключа страницы производится формирование значения контрольных разрядов. Следовательно, перед началом об~ 50 работки программ в ячейках блока 1 оперативной памяти хранятся коды, сформированные путем поразрядного сложения кодов чисел и кодов ключевой информации, . 55where they are added bit by bit with its contents, and are written into block 1 of RAM. In this case, the same page keys are sent to those memory cells that are allocated for ⁴⁵ use of one program. Before the bitwise addition of the number code and the page key code, the value of the check bits is generated. Therefore, before starting about ~ 50 program processing, the codes formed by the bitwise addition of codes of numbers and codes of key information, are stored in the cells of block 1 of RAM. 55

Перед началом обработки некоторой программы ее ключ заносится на регистр з.Before starting the processing of a program, its key is entered in the register h.

4four

Рассмотрим работу устройства при чтении некоторого числа из блока 1 оперативной памяти. Код, хранящийся в блоке 1, считывается и поступает на первый 2 и второй 8 регистры. Для проверки правильности обращения к отведенной для работающей программы зоне памяти по сигналу из блока управления 9 ключ защиты памяти поступает из блока 3 на входы регистра 2 числа, в результате чего происходит поразрядное сложение считанного кода ключа страницы и кода ключа защиты памяти, В этом случае, если код ключа защиты памяти совпадает с кодом ключа страницы, который ранее был поразрядно сложен с кодом числа, происходит восстановление значения кода числа и блок 7 не вырабатывает сигнала ошибки, а блок 9 Управления вырабатывает сигнал,разрешающий передачу 'считанного кода числа через элементы И группы 5 на информационные выходы 14 устройства.. Одновременно происходит регенерация числа. Для регенерации числа используется код, хранящийся во втором регистре 8 числа. Если же код ключа защиты памяти не совпадает с кодом ключа страницы, то восстановления кода числа не происходит и блок 7 контроля выработает сигнал ошибки, по которому из блока 9 управления поступит сигнал программного прерывания на управляющий выход 11 устройства. Восстановление содержимого считанной ячейки осуществляется за счет регенерации кода, хранящегося во втором регистре 8 числа.Consider the operation of the device when reading a certain number of block 1 of RAM. The code stored in block 1 is read and fed to the first 2 and second 8 registers. To check the correctness of access to the memory zone allocated for the program that is running, the memory protection key from the control unit 9 is transferred from block 3 to the register 2 inputs, resulting in a bitwise addition of the read page key code and memory protection key code. In this case, if the key of the memory protection key coincides with the key code of the page that was previously complicatedly combined with the number code, the code value of the number is restored and block 7 does not generate an error signal, and block 9 of the Control generates a nal allowing transmission 'read the code number of the elements of group 5 and at the data outputs 14 of the apparatus .. Simultaneously, the number of regeneration. To regenerate a number, the code stored in the second register of the 8th number is used. If the key of the memory protection key does not coincide with the key of the page key, then the recovery of the number code does not occur and the control unit 7 will generate an error signal, via which a program interrupt signal will be sent from the control unit 9 to the control output 11 of the device. Restoring the contents of the read cell is carried out by regenerating the code stored in the second register of the 8th number.

При записи числа в блок 1 оперативной памяти одновременно с поступлением кода числа по информационному входу 12 устройства осуществляется считывание числа из той ячейки памяти блока 1, в которую требуется записать число. Считанный код размещается в первом 2 и втором 8 регистрах числа.When writing the number in the block 1 of RAM simultaneously with the arrival of the code number on the information input 12 of the device reads the number from the memory cell of block 1, in which you want to write the number. The read code is placed in the first 2 and second 8 registers of the number.

Дальнейшая работа по проверке правильности обращения к памяти осуществляется аналогично работе при считывании. Исключение составляет лишь то, что отсутствует регенерация, а осуществляется запись кода числа совместно с контрольными разрядами из сумматора 10 через элементы И 6 в блок 1 оперативной памяти.Further work on checking the correctness of memory access is carried out similarly to the work when reading. The only exception is that there is no regeneration, and the number code is written together with the control bits from the adder 10 through the And 6 elements into the block 1 of the RAM.

Записываемое число по информационному входу 12 устройства поступаетThe recorded number on the information input 12 of the device enters

5 913448 65 913448 6

на сумматор 10, в котором осуществляется формирование контрольных разрядов, а затем поразрядное сложение кода ключа защиты памяти, который соответствует коду ключа страницы, 5 с кодом числа. В случае нарушения обращения к блоку 1 запись числа из сумматора 10 в блок 1 оперативной памяти не проводится, а осуществляется регенерация ранее считанного 10 кода числа из второго регистра 8 в блок 1 оперативной памяти.to the adder 10, in which the formation of the control bits, and then the bitwise addition of the code of the memory protection key, which corresponds to the key code page, 5 with the code number. In case of violation of the access to block 1, the number from the adder 10 to the block 1 of the RAM is not recorded, but the previously read 10 code of the number from the second register 8 to the block 1 of the RAM is regenerated.

Технико-экономическое преимущество предложенного устройства заключается в том, что оно позволяет орга- 15 низовать защиту фиксированных по размерам страниц памяти и страниц памяти с переменными границами, обеспечивая высокое быстродействие за счет совмещения во времени операции про- 20 верки разрешения на доступ и операции формирования кода записываемого чиела.The technical and economic advantage of the proposed device is that it allows organizing protection of fixed-size memory pages and memory pages with variable boundaries, ensuring high speed by combining the access permission and the code generation operations in time. writeable

Claims

Claims 25

Device for protecting memory sod holding block of RAM, the number of registers, and a group of elements, the control unit, the control unit ₃₀ and reproductive giste key information whose input is the input device, and outputs connected to one of the inputs of AND gates of the first group, the outputs the memory block is connected to one of the inputs of the first register of the number and the inputs of the second register of the number; one of the outputs of the first register of the number is connected to one of the inputs of the AND elements of the second group whose outputs are information outputs of the device other output of the first register of the number is connected to the input of the control unit, the output of which is connected to the input of the control unit, the first, second and third outputs of which are connected to other inputs of the And elements of the first and second groups respectively and to one of the inputs of the AND elements of the third group, the outputs of which are connected to one of the inputs of the RAM block, the other inputs of which are connected to the outputs of the second number register, the outputs of the AND elements of the first group are connected to other inputs of the first number register, the fourth output of the control unit is controlling the output of the device, characterized in that, in order to improve the speed of the device, it contains a modulo two adder, one of the inputs of which is connected to the outputs of the elements AND of the first group, the other inputs are information inputs of the device, and the outputs are connected to other inputs of the elements And the third group.