SU913374A1

SU913374A1 - Умножитель частоты периодических импульсов i

Info

Publication number: SU913374A1
Application number: SU802949469A
Authority: SU
Inventors: Sergej V Shevelev; Oleg A Mankovskij; Valentin G Sidorichev
Original assignee: Sergej V Shevelev; Oleg A Mankovskij; Valentin G Sidorichev
Priority date: 1980-06-30
Filing date: 1980-06-30
Publication date: 1982-03-15

Description

Изобретение относится к автоматике и вычислительной технике и может быть применено для умножения частоты в цифровых фазометрах, частотометрах и синхронизаторах систем автоматического управления и контроля.

Известен умножитель частоты, содер·» жащий генератор опорной частоты, два управляемых делителя частоты, счетчик., запоминающий блок и элемент за- ₍держки Ш.

Недостатком умножителя является нанадичие погрешности умножения, воз¹растающей с ростом умножаемой частоты и ограничивающей возможный диапа- ₍•зон изменения умножаемых частот.

Известен также умножитель частоты, содержащий генератор опорной частоты * управляемые делители частоты, счетчики, запоминающие блоки, элементы И и ИЛИ, сумматор и схему синхронизации 12].

Недостатком данного умножителя частоты также является сравнительно

2

ограниченный диапазон изменения· умно* жаемых частот.

Наиболее близким к изобретению является умножитель частоты периодических импульсов, содержащий элементы И, генератор опорной частоты, подключенный выходом к первому входу первого элемента И и к счетному входу первого управляемого делителя .частоты, соединенного управляющим входом с шиной ввода кода коэффициента умножения, выходом - со счетным входом первого счетчика, и с входом обнуления второго счетчика, а входом обнуления - с первым выходом элемента задержки и с входами обнуления первого счетчика и второго управляемого делителя частоты, причем первый счетчик подключен входом управления переписью к второму выходу элемента задержки, а выходами разрядов - к информационным входам первого запоминающего блока, вход обнуления которого соединен с шиной ввода умножаемой час3

913374

тоты и с входом элемента задержки, а выходы - с управляющими входами второго управляемого делителя частоты, подключенного счетным входом к выходу первого элемента И, второй 5 вход которого соединен с первым выходом триггера, подключенного первым входом к выходу первого элемента ИЛИ, вторым входом к входу второго элемента-ИЛИ, второй вход которого М соединен с выходом второго управляе'мого делителя частоты и с первым входом первого элемента ИЛИ, подчиненного вторым входом к выходу второго элемента И, соединенного входами с 15 выходами разрядов второго счетчика, подключенного входами управления реверсом к выходам триггера, а счетным входом к выходу генератора опорной частоты, причем выход второго элемен-20 та ИЛИ соединен через формирователь импульсов с выходной шиной умножителя частоты периодических импульсов [3] ·

Недостатком известного умножи- 25 теля является ограничение диапазона изменения умножаемой частоты сверху.

Это объясняется тем, что задержка выходных импульсов на время коррек’ции вызывает неравномерность рас- ₃₀пределения выходных импульсов за период умножаемой частоты. Эта неравномерность увеличивается с увеличением частоты умножаемых импульсов и ограничивает верхнюю граничную умножаемую частоту.

Цель изобретения - расширение диа^ пазона изменения умножаемой частоты,

С этой целью в умножитель частоты периодических импульсов, содержащий элементы И, генератор опорной частоты, подключенный выходом к первому входу первого элемента И и к счетному входу первого управляемого делителя частоты, соединенного управляющими входами с шиной ввода кода коэффициентов умножения, выходом со счетным входом первого счетчика и с входом обнуления второго счетчика , а входдм обнуления - с первым выходом элемента задержки и с входа- ⁵⁰ми обнуления первого счетчика и второго управляемого делителя частоты, причем первый счетчик подключен входом управления переписью к второму выходу элемента задержки, ⁵⁵а выходами разрядов - к информационным входам первого запоминающего блока, вход обнуления которого соединен с шиной ввода умножаемой частоты и с входом элемента задержки, а выходы - с управляющими входами второго управляемого делителя частоты, подключенного счетным входом к выходу первого элемента И, второй вход которого соединен с первым выходом триггера, подключенного первым входом к выходу элемента ИЛИ, дополнительно введены третий и четвертый управляемые делители частоты и второй запоминающий блок, подключенный входом обнуления к шине ввода умножаемой частоты, информационными входами - к выходам разрядов второго счетчика, а выходами - к управляющим входам третьего управляемого делителя частоты, соединенного выходом с первым входом элемента ИЛИ, входом обнуления - с первым выходом элемента задержки и с вторым входом элемента ИЛИ, а счетным входом с выходом второго элемента И, первый вход которого. подключен к выходу генератора опорной частоты и к счетному входу четвертого управляемого делителя частоты, а второй вход - к второму выходу триггера, соединенного вторым входом с выходом первого управляемого делителя частоты и с входом обнуления четвертого управляемого делителя частоты, причем второй счетчик подключен входом управления переписью к второму выходу элемента задержки, а счетным входом - к выходу четвертого управляемого делителя частоты, соединенного управляющими входами с выходами разрядов первого счетчика, а выход второго управляемого делителя частоты подключен к выходной шине умножителя частоты периодических импульсов.

На чертеже, изображена блок-схема умножителя частоты периодических импульсов.

Умножитель содержит генератор 1 опорной частоты, подключенный выходом к первому' входу первого элемента И 2 и к счетному входу первого управляемого делителя 3 частоты, соединенного управляющими входами с шиной 4 ввода кода коэффициента умножителя, выходом - со счетным входом первого счетчика 5 и с входом обнуления второго счетчика 6, а входом обнуления с первым выходом элемента 7 задержки и с входами обнуления счетчика 5 и второго управляемого делителя 8 час5 913374 6

тоты. Счетчик 5 подключен входом управления переписью к второму выходу элемента 7 задержки, а выходами разрядов к информационным входам первого запоминающего блока 9- Блок 9 соеди- 5 нен входом обнуления с шиной 10 ввода умножаемой частоты и с входом элемента 7 задержки, а выходами с управляющими входами управляемого делителя 8 частоты. Делитель 8 подключен 10 счетным входом к выходу элементов И 2, второй вход которого соединен с первым выходом триггера 11, подключенного первым входом к выходу элемента ИЛИ 12. Второй запоминающий $5 блок 13 подключен входом обнуления к шине 10 ввода умножаемой частоты, информационными входами - к выходам разрядов счетчика 6, а выходами к управляющим входам третьего управ- 20 ляемого делителя 14 частоты. Делитель 14 соединен выходом с первым входом элемента ИЛИ 12, входом обнуления с первым выходом элемента 7 задержки и с вторым входом элемента ИЛИ 12 25

а счетным входом - с выходом второго элемента И 15· Элемент И 15 подключен первым входом к выходу генератора 1 и к счетному входу четвертого управляемого делителя 16 зо частоты, а вторым входом - к второму выходу триггера 11, соединенного вторым входом с выходом управляемого делителя 3 и с входом обнуления управляемого делителя 16. Счетчик ₃₅6 подключен входом управления переписью к второму выходу элементов 7 задержки, счетным входом - к выходу управляемого делителя 16, соединенного управляющими входами с выхода- _4θми разрядов счётчика 5· Выход управ ляемого делителя 8подключен к выходной шине умножителя частоты периодических импульсов. Каждый из управляемых делителей 3» θ» 14 и ₄₅16 частоты содержит элемент ИЛИ 17, счетчик 18 и блок 19 сравнения кодов, первая группа входов и выход которого являются соответственно управляющими входами и выходом делителя, а вторая группа входов подключена к выходам разрядов счетчика 18, счетный вход которого является счетным входом делителя, а вход обнуления соединен с выходом элемента ИЛИ 17, первый вход которого являет- ⁵⁵ся,входом обнуления делителя, а второй вход подключен к выходу блока 19 сравнения кодов.

Умножитель частоты работает следующим образом.

Импульсы генератора 1 частоты £о непрерывно поступают на счетный вход делителя 3 частоты, выходные импульсы которого частоты

(где к - коэффициент умножения умножите ля частоты, задаваемый по шине 4) подсчитываются счетчиком 5· Счетчик 5, обнуляется каждым входным импульсом умножаемой частоты , снимаемым с первого выхода элемента 7 задержки, после чего сразу же возобновляется процесс счета импульсов с выхода делителя 3· Поэтому, к моменту поступления следующего импульса частоты в счетчике 5 записывается ЧИСЛО η= Тв_к<

где Τβ_χ - период следования импульсов умножаемой частоты. Каждый очередной входной импульс с шины 10 обнуляет запоминающий блок 9, а затем импульсы второго выхода элемента 7 задержки, появляющиеся раньше импульсов на первом выходе, записывают в блок 9 число η со счетчика 5·

Последовательность выходных импульсов б4ых умножителя формируется делением выходной импульсной последовательности Гг элемента И 2 на число, хранимое в блоке 9, что осуществляется управляемым делителем 8:

ΐ&,ιχ τγ

Число ηβ* импульсов, поступающих за период Т<з_х с генератора 1 на первый вход элемент И 2» определяется выражением

п&х =¾ Т&у т д к=п · Κ+ήξ , в котором дк - остаток или число которое накопилось в счетчике делителя 3 за промежуток времени между выходом п-го импульса делителя 3 я проходом очередного входного импульса с шины 10. Прохождение этих импульсов остатка ,д к через делитель 8 привело бы к погрешности умножения равной

дКпидч 4

—гГ~

Для исключения этой погрешности элемент И 2 управляется с помощью схемы, образованной триггером 11, делителями 14 и 16, счетчиком 5 и запоминающим блоком 13· Управление производится таким образом, чтобы из цикла импульсов, поступающих на делитель 8, за период Т<в_к равномерно вычиталось число импульсов, -равное Дк.

7

9В374

8

Равномерность распределения числа импульсов дк за период осуществляется следующим образом.

Делитель 16 и счетчик 6 периодически обнуляются каждым выходным им- $ пульсом делителя 3, а так как после каждого обнуления возобновляется процесс деления частоты ίσ на число счетч чика 5. то после η-го выходного импульса делителя 3 частоты на счетчик Ю

6 поступают импульсы с частотой -η· » Учитывая,- что к моменту прихода входного импульса с шины 10, на делитель 16 поступают дк импульсов опорной частоты, то к этому времени в счетчи- 15 ке 6 зафиксируется число , которое по импульсу с второго выхода элемента

7 задержки списывается в запоминающий блок 13 и хранится до следующего входного импульса умножаемой час- 20 тоты. Импульс с первого выхода элемента 7 задержки, синхронизирующий начало работы всего умножителя после прихода очередного входного импульса умножаемой частоты, через 25

элемент ИЛИ 12 устанавливает триггер

11 в такое положение, при котором импульсы генератора 1 проходят через элемент И 2 на вход делителя 8 час*готы, формируя выходную последова- 30 тельность импульсов. Это происходит до к-го импульса, когда выходной импульс делителя 3 частоты перебрасывают триггер 11, при этом элемент И 2 закрываемся, а элемент И 15 откры- 35 вается, пропуская импульсы опорной частоты на вход делителя 14, осуществляющего деление их на число записанное в блок 13· Выходной импульс делителя ΐ4, соответствующий 40

ому входному импульсу опорной частоты, устанавливает триггер 11 через элемент ИЛИ 12 в такое сос- тояние, при котором импульсы опорной частоты снова начинают проходить 45 через элемент И 2 на вход делителя 8, формируя выходную последовательность импульсов умножителя частоты. Аналогично описанному происходит задержка на импульсов каждым из' ₅₀η выходных импульсов делителя 3 частоты. Общая задержка за период. Тб* входной частоты равна Ак, в результате за период Тб* на выходной шине умножителя формируется к импульсов, ₅₅т.е. частоты выходных импульсов умножителя равна ΐβήΰΐ .

Рассмотренная коррекция выходной ;последсв?’ельности импульсов позволяет расширить диапазон изменения умножаемых частот до верхней граничной частоты, равной

гаа.ч =*

в то .время, как в известном устройстве верхняя граничная частота определяется выражением вида:

Таким образом предложенный умножитель частоты, по сравнению с известным, позволяет увеличить верхнюю граничную частоту в а/к-Г раз. Указанное обстоятельство и определяет технико-экономическую эффективность возможного изменения данного умножителя частоты.

,

Claims

Формула изобретения

Умножитель частоты периодических импульсов, содержащий элементы И, генератор опорной частоты, подключенный выходом к первому входу первого элемента Пик счетному входу первого управляемого делителя частоты, соединенного управляющими входами с шиной ввода кода коэффициента умножения, выходом - со счетным входом первого счетчика и с входом обнуления второго счетчика, а входом обнуления - с первым выходом элемента задержки и с входами обнуления первого счетчика и второго управляемого делителя частоты, причем первый счетчик подключен входом управления переписью к второму выходу элемента задержки, а выходами разрядов - к информационным входам первого запоминающего блока, вход обнуления которого соединен с шиной ввода умножаемой частоты и с входом элемента задержки, а выходы - с управляющими входами второго управляемого делителя частоты, подключенного счетным входом к выходу первого элемента И, второй вход которого соединен’с первым выходом триггера, подключенного первым входом к выходу элемента ИЛИ, отличающийс я тем, что, с целью расширения диапазона изменения умножаемой частоты, в него дополнительно введены третий и четвертый управляемые делители частоты и второй запоминающий блок, подключенный входом обнуления к шине ввода умножаемой частоты, ин9 913374

10

формационными входами - к выходам разрядов второго счетчика, а выходами - к управляющим входам третьего управляемого делителя частоты, соединенного выходом с первым входом 5 элемента ИЛИ, входом обнуления - с первым выходом элемента задержки и с вторым входом элемента ИЛИ, а счетным входом - с выходом второго элемента И, первый вход которого подклю-ю чем к выходу генератора опорной частоты и к счетному входу четвертого управляемого делителя частоты, а второй вход - к второму выходу тригге- . ра, соединенного вторым входом с вы- <5 ходом первого управляемого делителя частоты и с входом обнуления четвертого управляемого делителя частоты, причем второй счетчик подключен входом управления переписью к второму выходу элемента задержки, а счетным входом - к выходу четвертого управля емого делителя частоты, соединенного управляемыми входами с выходами разрядов первого счетчика, а выход второго управляемого делителя частоты подключен к выходной шине умножителя частоты периодических импульсов.