SU1149233A1 - Таймер - Google Patents

Abstract

ТАЙМЕР, содержащий генератор , первый регистр данных, блок синхронизации, счетчик, выходной регистр, содержащий в каждом разр де триггер, причем выход первого регистра данных подключен к информационному входу выходного регистра, входы записи счетчика и первого регистра данных соединены с выходом блока синхронизации, вход пуска которого соединен с входом записи таймера, входы выбора каналов и длительности интервала которого соединены соответственно с информационными входами первого регистра данных и счетчика, тактовый вход и выход ,переполнени  которого соединены соответственно с выходом генератора и установочньм входом выходного регистра , отличающийс  тем, что, с целью расширени  его функциональных возможностей путем формировани  по каждому выходу каналов синхросигналов , имеющих заданную длительность, он содержит элемент сравнени , второй регистр данных , группу элементов сравнени , группу регистров данных, элемент ИЛИ-НЕ, причем выход счетчика соединен с первыми входами элемента сравнени  и элементов сравнени  группы, вторые входы которых соединены с выходами второго регистра данных и соответствующих регистров данных группы, информационные входы которых  вл ютс  входами момента формировани  сигнала соответствующеi го канала таймера, вход момента прерывани  которого соединен с инфор (Л мационным входом второго регистра данных, вход записи которого и входы записи регистра данных группы соединены с входом записи счетчика, выходы элементов срь внени  группы соединены с входами записи соответствующих триггеров выходного регистра , вькоды которых  вл ютс  выходами 4i соответствукицих каналов таймера и ;о to Подключены к соответствующим входам эле 1ента ИЛИ-НЕ, вькод которого соединен с входом останова блока синхро00 00 низации, выход которого соединен с разрешающим входом элемента сравнени , выход которого  вл - : етс  выходом прерьшани  таймера ...

Description

Изобретение относитс  к автомати ке и вычислительной технике и может использоватьс  в автоматизированных системах управлени , в частности, дл  синхронизации устройств, работа щих в реальном масштабе времени. Известно многоканальное таймерно устройство, содержащее программноуправл ющий блок, блок управлени  записью и считыванием информации, блок управлени  счетом тактойых импульсов , дес тичные счетчики, элеме ты ИЛИ, блок индикации, дешифратор, преобразователи позиционного кода в фазоимпульсный, элементы И, элемент запрета D J. Недостатками данного таймера  вл ютс  его сложность и узкие функциональные возможности, а именно в устройстве отсутствует возможность вьщачи запросов на прерывание и из менени  длительности выходных синхр сигналов в каналах при посто нной частоте и длительности тактируемых импульсов блока управлени . Известен таймер дл  микропроцессорной системы, содержащий два счет чика с заданным коэффициентом пересчета 2. . Недостатком данного таймера  вл ютс  низкие функциональные возмож ности, обусловленные формированием только одной временной циклограммы. Наиболее близким к изобретению по технической сущности  вл етс  таймер, содержащий генератор, регистр данных, выходной регистр, сче чик, блок элементов И и формирователь сигнала перезаписи, причем вхо ды выходного регистра подключены к выходам соответствующих разр дов регистра данных, а выходы выходного регистра - к первым входам элементо И блока, управл ющий вход которого, подключен к выходу переполнени  сче чика, выходы элементов И блока подключены к вщ:одам таймера, первый вход формировател  сигнала перезапи си подключён к шине записи, второй к выходу переполнени  счетчика и входу останова генератора, выход фор.мировател  сигнала перезаписи соединен с входом записи счетчика, входом записи выходного регистра, входом запуска генератора и шиной прерывани  З. . Недостатком известного таймера  вл ютс  ограниченные функциональны возможности, а именно отсутствует запрещение выдачи запросов на прерывание программы процессора и отсутствует возможность динамического изменени  длительности рабочих серий в каналах. Целью изобретени   вл етс  расширение функциональных возможностей путем формировани  по каждому выходу каналов синхросигналов, имеющих заданную длительность. Поставленна  цель достигаетс  тем, что в таймер, содержащий генератор , первьй регистр данных, блок синхронизации, счетчик, выходной регистр, содержащий в каждом разр де триггер, причем выход первого регистра данных подключен к информационному входу выходного регистра, входы записи счетчика и первого регистра данных соединены с выходом блока синхронизации, вход пуска которого соединен с входом записи таймера , входы выбора каналов и длительности интервала которого соединены соответственно с информационными входами первого регистра данных и счетчика, тактовый вход и выход переполнени  которого соединены соответственно с выходом генератора и установочньш входом выходного регистра , содержит элемент сравнени , второй регистр данных, группу элементов сравнени , группу регистров . данных, элемент ИЛИ-НЕ, причем выход счетчика соединен с первьми входами элемента сравнени  и элементов сравнени  группы, вторые входы которых соединены с выходом второго регистра данных и соответствующих регистров данных группы, информационные входы которых  вл ютс  входами момента формировани  сигнала соответствук цего канала таймера, вход момента прерывани  которого соединен с информационным входом второго регистра данных, вход записи которого и входы записи регистров данных группы соединены с входом записи счетчика, выходы элементов сравнени  группы соединены с входами записи соответствующих триггеров выходного регистра, выходы которьк  вл ютс  выходами соответствукндих каналов таймера и подключены к соответствующим входам элемента ИЛИ-НЕ, выход которого соединен с входом останова блока синхронизации, выход которого соединен с разрешающим входом элемента сравнени , выход которого  вл етс  выходом прерывани  таймера. На чертеже представлена схема таймера. Таймер содержит счетчик 1, регистры данных 2, 3-1, ...,3-п и 4, выходной регистр 5, состо щий из триггеров 6, группу 7 из элементов 8 - 1, ..., 8 - п сравнени , элемент 9 сравнени , элемент ИЛИНЕ 10, блок 11 синхронизации, состо щий, например, из первого и второго триггеров 12 и 13, генератор 14, вход 15 первоначальной установки, вход 16 записи, входы длительности интервала 17, выбора каналов 18, мо мента формировани  сигнала соответс вук цего канала 19-1, ..., 19 - п, момента прерывани  20, выход 21 пре рывани , выходы 22 - 1, ..., 22 - п каналов. Счетчик 1 предназначен дл  прием кода с входа 17 по разрешающему уро ню выхода первого триггера 12, хра-нени  .его и осуществл ет вычет еди ниц из содержимого счетчика 1 до по влени  на выходе переполнени  по вычитанию сигнала, по которому формируютс  задние фронты тактовых сиг налов работающих каналов. Регистр 2 данных предназначен дл приема кода с входа 18, хранени  ег на врем  выдачи сформированных тактовым импульсов. От содержимого регистра 2 данных зависит, по каким каналам будет происходить выдача тактовых импульсов. Регистры 3-1,..., 3-п дан ных предназначены дл  приема кодов с входов 19 - 1, ..., 19 - п, и содержимое регистров задает момент формировани  переднего фронта такто вого сигнала в. соответствующем канале . Регистр 5 предназначен дл  ровани  тактовых сигналов в каналах При этом наличие тактового сигнала в канале определ ет содержимое реги ра 2 данных, передний его фронт выходы элементов 8- 1, ..., 8-п .сравнени , а задний фронт - сигнал выхода переполнени  счетчика 1. Элемент ИЛИ-НЕ 10 следит за тем когда по выходам 22-1, ..., 22 - п будут вьщаны тактовые импульсы, по концу которых на выходе элемента ИПИ-НЕ 10 по вл етс  перепад, который устанавливает блок 11 синхронизации в исходное состо ние. Блок 11 синхронизации производит по сигналу записи запуск таймера и по концу выдачи тактовых сигналов в каналах останова таймера. Таймер работает следукнцим образом. В исходном состо нии на входах 17, 18, 19 - 1, ..., 19 - п и 20 нулевые коды. Отсутствуют сигналы тактовой частоты на выходах 22 - 1,..., 22 - п. На выходе элемента ИЛИ-НЕ 10 единичный уровень, на выходах эле- ментов 8-1, ,.., 8 - п сравнени  единичные уровни, на ишне 21 и выходе элемента 9 сравнени  нулевой уровень. На инверсном выходе второго триггера 13 единичный уровень, а на выходе первого триггера 12 нулевой. С генератора 14 поступают импульсы тактовой частоты, на выходе переполнени  счетчика 1 имеютс  сигналы переполнени  по вьиитанию, которые, воздейству  на учтановочные входы триггеров 6 - 1, ..., 6 - п регистра 5, подтверждают их нулевое состо ние. На входы поступает информаци , котора  определ ет на входах 17 длительность временного интервала синхронизации, на входах 18 - нали-, чие импульса тактовой частоты на соответствующих выходах 22 - 1,..., 22 - п тактовой частоты, на входах 19-1, ..., 19 -п- длительности временной паузы соответствующего канала, на входах 20 - длительность временного интервала прерывани . Информаци  с входов 17 непосредственно заноситс  в счетчик 1 нулевым уровнем, поступающим с выхода первого триггера 12 на вход записи. При записи информации в счетчик 1 на его входах по вл етс  код, отличный от нулевого, который, поступа  на первые входы элементов В - 1„ ..., 8-п сравнени , вызывает по вление на их выходах нулевых уровней . Кроме того, при записи информахщи в счетчик 1 сигнал переполнени  по вычитанию сбрасываетс . При поступлении на вход 16 переднего фронта сигнала первый триггер 12 устанавливаетс  в единичное состо ние , в результате чего на выходе первого триггера 12 по вл етс  перепад с нулевого уровн  на единичный, по которому содержимое входов 18, 19 - 1, ..., 19 - п и 20 переписьшаетс  соответственно в регистры 2, 3- 1, .,., 3-пи4 данных. a затем устанавливаетс  единичный уровень, который разблокирует элемент 9 сравнени  и сметчик 1. Счетчин 1 начинает работать в режиме вычитани . Каждый поступающий такто вый импульс уменьшает содержимое счетчика 1 на единицу. При этом эле менты 8 - 1, ... 8 - пи 9 сравнени  след т за тем, когда содержимое счетчика 1 сравнитс  с содержимым соответствующего регистра 3 - 1,... 3 - п и 4 данных. Занесенный код в регистр 2 данных поступает далее на информационные входы триггеров 6 - 1, ..., п регистра 5. Наличие единичного уровн  на информационном входе соответствующего триг гера 6-1, ..., 6 - п означает, чт данный триггер должен сформировать импульс тактовой частоты а наличие нулевого уровн  означает, что данньй триггер не участвует в формиовании импульса тактовой частоты и, следовательно , в данный канал не произво дитс  вьщача импульса тактовой частоты . В зависимости от величины занесе ного в регистр 4 данных кода элемен 9 сравнени  производит сравнение ег с величиной кода счетчика и на выходе 21 формируетс  сигнал прерывани  длительностью, равной величине периода между импульсами непрерывной импульсной последовател ности, который поступает в ЭВМ дл  сообщени  об использовании информации из регистров 3-1,..., 3-п или дл  сообщени  об окончании форм ровани  тактовых импульсов в каналах . Как только в счетчике 1 код станет равным нулевому, на выходе переполнени  его по витс  сигнал, п которому все триггеры 6 - 1, ..., 6 - п регистра 5 по установочным входам установ тс  в нулевое состо  ние, в результате чего на соответст вующих выходах 22 - 1, ...,22-п происходит формирование задних фрон тов тактовьк импульсов и в этот момент на выходе элемента ИЛИ-НЕ 10 по вл етс  перепад с нулевого уров н  на единичный, которьй поступает на счетный вход второго триггера 13 и устанавливает его в единичное состо ние , в результате чего на его инверсном выходе по вл етс  нулевой уровень, которьй, воздейству  на установочньй вход первого триггера 12, устанавливает его в нулевое состо ние и по нулевому уровню выхода первого триггера 12 второй триггец 13 устанавливаетс  в нулевое состо ние , т.е. блок 11 синхронизации устанавливаетс  в исходное состо ние. До прихода очередного сигнала записи на вход 16 содержимое входов 17, 18, 19 - 1,..., 19 - п и 20 можно сменить. Таймер работает Ъ непрерывном режиме до тех пор, пока подтверждаетс  сигнал записи по входу 16. Тактовые импульсы выходов 22-1, ,..,22-п используютс  дл  запуска соответствзпощих устройств преобразовани  информации. Таким образом, происходит синхронизаци  работы различных скоростных устройств преобразовани  информации от таймера импульсами, длительность которых начинаетс  от значени  величин кодов, задаваемых по входам 19- 1, ..., 19-пи заканчиваетс  значением величины кода, задаваемой по входу 17, по вление сигнала npe-i.. рывани  задаетс  величиной кода по входу 20. Это, в свою очередь, приводит к расширению функциональных возможностей устройства. Технико-экономическа  эффективность изобретени  заключаетс  в том, что оно позвол ет наиболее полно исполЬзовать функциональные возможности оборудовани , преобразовани  информ&ции, которое имеет различное быстродействие. Предложенный таймер позвол ет организовать динамическое изменение как длительности цикла обращени , так и динамическое изменение длительности синхронизированных сигналов в каждом канале, что позвол ет подн ть быстродействие системы.

щ

л

19-1

И

J-/i

J3fL

1$

185

W

Л

2/

2Z-/

6-l

2Z-/1

12

О-л.

Ш

Claims (1)

1. ТАЙМЕР, содержащий генератор, первый регистр данных, блок синхронизации, счетчик, выходной регистр, содержащий в каждом разряде триггер, причем выход первого регистра данных подключен к информационному входу выходного регистра, входы записи счетчика и первого регистра данных соединены с выходом блока синхронизации, вход пуска которого соединен с входом записи таймера, входы выбора каналов и длительности интервала которого соединены соответственно с информационными входами первого регистра данных и счетчика, тактовый вход и выход переполнения которого соединены соответственно с выходом генератора и установочным входом выходного регистра, отличающийся тем, что, с целью расширения его функциональных возможностей путем формирования по каждому выходу каналов синхросигналов, имеющих заданную длительность, он содержит элемент сравнения, второй регистр данных, группу элементов сравнения, группу регистров данных, элемент ИЛИ-HE, причем выход счетчика соединен с первыми входами элемента сравнения и элементов сравнения группы, вторые входы которых соединены с выходами второго регистре данных и соответствующих регистров данных группы, информационные входы которых являются входами момента формирования сигнала соответствующего канала таймера, вход момента прерывания которого соединен с информационным входом второго регистра данных, вход записи которого и входы записи регистра данных группы соединены с входом записи счетчика, выходы элементов сравнения группы соединены с входами записи соответ ствующих триггеров выходного регист ра, выходы которых являются выходами соответствующих каналов таймера и подключены к соответствующим входам элемента ИЛИ-HE, выход которого соединен с входом останова блока синхронизации, выход которого соединен с разрешающим входом элемента сравнения, выход которого ется выходом прерывания мера. .» являтай-

   I

   1 149233