SU911505A1

SU911505A1 - Converter of binery coded decimal numbers into binary ones

Info

Publication number: SU911505A1
Application number: SU792728547A
Authority: SU
Inventors: Борис Иосифович Гринберг; Марк Иванович Журавлев
Original assignee: Предприятие П/Я А-3559
Priority date: 1979-02-23
Filing date: 1979-02-23
Publication date: 1982-03-07

Description

(Sk ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНЫХ ЧИСЕЛ Б ДВОИЧНЫЕ(Sk CONVERTER BINARY-DECIMAL NUMBERS B BINARY

Изобретение относитс к автоматике и цифровой вычислительной технике и может быть использовано при построении двоично-дес тичных преобразователей .The invention relates to automation and digital computing and can be used in the construction of binary-decimal converters.

Извегтен преобразователь двоичнодес тичноых чисел в двоичные, содержащий группу комбинационных сумматоров , входы сумматора одного руса соединены с выходами сумматоров соседнего младшего руса, входы сумматора первого руса соединены с входами преобразовател , а выходы сумматора старшего руса соединены с выходами преобразовател lj.The converter of binary numbers to binary numbers containing a group of combinational adders, the inputs of the adder of one Rus are connected to the outputs of adders of the next younger Rus, the inputs of the adder of the first Rus are connected to the inputs of the inverter, and the outputs of the adder of the older rus are connected to the outputs of the converter lj.

Недостаток этого преобразовател состоит в относительно большом количестве сумматоров, что увеличивает сложность преобразовател и врем его работы.The disadvantage of this converter is a relatively large number of adders, which increases the complexity of the converter and the time of its operation.

Наиболее близким к предлагаемому по Технической сущности вл етс преобразователь двоично-дес тичных чисел в двоичные, содержащий сумматоры , ВЫХОДЫ младших разр дов которых соединены соответственно со вторым, третьим, шестым и седьмым разр дами группы выходов преобразовател ,вход младшего разр да группы входов преобразовател соединен с первым разр дом группы выходов преобразовател , вход первого слагаемого второго разр да первого сумматора соединен с входом третьего разр да первой тет10 рады группы входов преобразовател , входы первого и второго разр дов второй тетрады группы входов преобразовател соответственно соединены с входами первого слагаемого перво15 го и третьего разр дов и вхолами второго слагаемого второго и четвертого разр дов первого сумматора, вход третьего разр да второй тетрады группы входов преобразовател соеди20 нен с входами первого слагаемого второго и четвертого разр дов второго сумматора, вход четвертого разр да второй тетрады группы входов преобразовател соединен со входом первого слагаемого четвертого разр да первого сумматора, входы третьего и четвертого разр дов третьей тетрады группы входов преобразовател соответственно соединены с входами первого слагаемого третьего и четвертог разр дов третьего и четвертого сумматоров , выходы четвертого сумматора соединены со старшими разр дами груп пы выходов преобразовател , вуходы старших разр дов и выход переноса первого и третьего суммат.оров соединены с входами вторых слагаемых третьего и четвертого разр дов второго и четвертого сумматоров соответственно , вход третьего разр да третьей тетрады группы входов преобразовател соединен с входом первого слагаемого второго разр да второго сумматора 2. Недостаток данного преобразовател также состоит в большом количестве сумматоров и относительно невысоком быстродействии. Цель изобретени - упрощение преобразовател , и повышение его быстродействи . Поставленна цель достигаетс те что в преобразователь двоично-дес тичных чисел в двоичные, содержащий сумматоры, выходы младших разр дов которых соединены соответственно с вторым, третьим, шестым и седьмым разр дами группы выходов преобразовател , вход младшего разр да группы входов преобразовател соединен непосредственно с первым разр дом гру пы выходов преобразовател , вход первого слагаемого второго разр да первого сумматора соединен с входом третьего разр да первой тетрады гру пы входов преобразовател , вЯоды первого и второго разр дов второй тетрады группы входов преобразоватеThe closest to the proposed by the Technical entity is a converter of binary-decimal numbers into binary ones, containing adders, the TERMS of the lower bits of which are connected respectively with the second, third, sixth and seventh bits of the output group of the converter, the input of the lower level of the group of inputs of the converter is connected with the first discharge of the converter output group, the input of the first term of the second discharge of the first adder is connected to the input of the third discharge of the first tet10 of the converter input groups, the input The first and second bits of the second tetrad of the converter input group are respectively connected to the inputs of the first term of the first and third bits and holes of the second term of the second and fourth bits of the first adder; the third discharge input of the second tetrad of the group of inputs of the converter is connected to the inputs of the first term of the second and the fourth bit of the second adder, the input of the fourth bit of the second tetrad of the group of inputs of the converter is connected to the input of the first term of the fourth bit of the first sum The ora, the inputs of the third and fourth bits of the third tetrad of a group of inputs of the converter, respectively, are connected to the inputs of the first component of the third and fourth bits of the third and fourth adders, the outputs of the fourth adder are connected to the senior bits of the group of outputs of the converter, the high-voltage inputs and the transfer output of the first and the third summator. oors are connected to the inputs of the second components of the third and fourth bits of the second and fourth adders, respectively, the input of the third bit of the third tetrad of the group the converter inputs are connected to the input of the first component of the second bit of the second adder 2. The disadvantage of this converter is also a large number of adders and a relatively low speed. The purpose of the invention is to simplify the converter and increase its speed. The goal is achieved by the fact that in the converter of binary-decimal numbers into binary, containing adders, the outputs of the lower bits of which are connected respectively to the second, third, sixth and seventh bits of the group of outputs of the converter, the input of the lower bit of the group of inputs of the converter is connected directly to the first the discharge of the output pins of the converter; the input of the first term of the second discharge of the first adder is connected to the input of the third discharge of the first tetrad of the input plots of the converter; the inputs of the first and second th bits of the second group of transducers inputs tetrads

соединены соответственно с входами первого слагаемого первого и третьего разр дов и входами второго слагаемого второго и четвертого разр дов первого сумматора, вход третьего разр да второй тетрады группы входов преобразовател соединен с входами первого слагаемого второго и четвертого разр дов второго суммато .ра, вход четвертого разр да второй тетрады группы входов преобразовател соединен с входом первого слагаемого четвертого разр да первогоare connected respectively to the inputs of the first term of the first and third bits and the inputs of the second term of the second and fourth bits of the first adder, the input of the third bit of the second tetrad of the converter inputs group is connected to the inputs of the first term of the second and fourth bits of the second summat, the fourth bit Yes, the second tetrad of the input group of the converter is connected to the input of the first term of the fourth bit of the first

Claims

1. USSR author's certificate number 1 "51981, cl. G 06.F 5/02, 197.

2. US patent K 3705299, cl. 235-155, 1972 (prototype).

w