Изобретение относитс к радиотехнике и может использоватьс в системах ., работающих по каналам с перемен ными параметрами. Известен цифровой квазикогерентный фазовый демодул тор, содержащий генератор импульсов и последовательн соединенные формирователь импульсов сигнала и фазовый детектор, к второму входу которого подключен выход делител частоты, а также генератор тактовых импульсов, выход которо го соединен с первым входом формировател импульсов синхронизнции, к второму входу которого подключен выход формировател импульсов сигнала Cl . Однако известный демодул тор имее недостаточную помехоустойчивость и небольшой частотный диапазон. Цель изобретени - повышение поме хоустойчивости и расширение частотного диапазона. Указанна цель достигаетс тем,что в цифровой квазикогерентный фазовый демодул тор , содержащий генератор импульсов и последовательно соединенные формирователь импульсов сигнала и фазовый детектор, к второму входу которого подключен выход делител частоты, а также генератор тактовых импульсов, выход которого соединен с первым входом формировсэтел импульсов синхронизации , к втооому входу которого подключен выход формировател импульсов сигнала, введен блок двоичного счетчика и регистра сдвига, выход которого соединен с входом делител частоты , при этом выход генератора импульсов подключен к счетному входу блока двоичного счетчика и регистра сдвига, сдвиговый вход которого соединен с выходом формировател импульсов синхронизации. Элемент запрета, входы которого соединены с выходами генератора импульсов и формировател импульсов синхрюнизации , а выход элемента запрета подключен к счетному входу блока двоичного счетчика и регистра сдвига . . При этом блок двоичного счетчика и регистра сдвига содержит элемент НЕ, блоки совпадени и последовательно соединённые триггеры, причем выходы каждого триггера соедине ны с установочными входами предыдущего триггера через блоки совпадени , вторые входы которых соединены с входом элемента НЕ, выход которог подключен к соответствующим входам триггеров, при этом выход последнего триггера вл етс выходом блока двоичного счетчика и регистра сдвига, счетным и сдвиговым входами которого вл ютс соответстве,нно вход первого триггера и вход элемента НЕ. Формирователь импульсов синхрони зации содержит последовательно соедцне нные Д-триггер и триггер с раздельным запуском, выход которого в л етс выходом формировател импуль сов синхронизации, входами которого вл ютс входы Д-триггера. На-фиг. 1 представлена структурна электрическа схема предлагаемого демодул тора; на фиг. 2 - один из вариантов демодул тора,-предназначенный дл использовани на предельных частотах. Демодул тор (фиг. 1) содержит фо мирователь 1 импульсов сигнала, фазовь й детектор 2, генератор 3 им-, пульсов, генератор k тактовых импульсов , делитель 5 частоты, формирователь S импульсов синхронизации содержащий Д-триггер 7 и триггер 8 с раздельным запуском, блок 9 двоичного счетчика и регистра сдвига, содержащий элемент НЕ 10, блоки 11 совпадени и триггеры 12. Демодул тор (фиг. 2) дополнитель но содержит элемент 13 запрета. Демодул тор работает следующим образом. На вход устройства подаетс ограниченный по амплитуде фазомодулированный сигнал, имеющий частоту f g, Информаци заключена в фазе, т. в положении фронтов принимаемого колебани . Формирователь 1 импульсов сигнала выдает импульсы, положение которых соответствует фазе сигнала. Они подвод тс к фазовому детектору 2, который производит 9 1 демодул цию сигнала с использованием опорного колебани частоты f. Опорное колебание получают от генератора 3 импульсов, работающего на частоте 2 f , путем делени частоты на п п. Hj, где п - коэффициент делени двоичного счетчика блока 9, п, - коэффициент делени делител 5 частоты. Причем коэффициент делени Pj равен числу состо ний фазы принимаемого сигнала. Состо ни триггеров 12 блока 9 и делител 5 частоты, возникающие в процессе сче та импульсов, выражают текущее зна1 чение фазы с шагом, равным части периода, в виде двоичных чисел , принимающих значени от О до 2-1. Состо ние триггеров 12, которое возникло бы после многократной подачи импульсов на вход сдвига блока 9 считаетс исходным. Под это состо ние будет происходить подстройка при поступлении импульсов на вход сдвига. Соединение входа делител $ с инверсным выходом последнего триггера блока 9 обеспечивает необходимый фазовый сдвиг опорного колебани по отношению к фазовым состо ни м сигнала. Этим обеспечиваетс защитный 11утервал , равный -упри ФТ, -т- при ДФТ и т.д. (т.е. при фазовой телеграфии и двойной фазовой телеграфии). Генератор k тактовых импульсов выдает импульсы с частотой 2 {. положение.которых соответствует средней части посылок. На выходе формировател 6 возникает один синхроимпульс за посылку примерно в средней ее части, причем временное положение синхроимпульса соответствует моменту по влени импульса сигнала на выходе формировател 1 импульсов сигнала. В момент возникновени синхроимпульса состо ние тригге ров блока 9 может отличатьс от исходного . Это отличие соответствует расстройке между сигналом и опорным колебанием. Синхроимпульс с выхода формировател 6 используетс в блоке как импульс сдвига и, кроме того, через элемент НЕ 10 подаетс на входы триггеров 12, запреща их запуск по С-входам. Тем самым на вре-: мд действи блока 9 как регистра сдвига исключаетс его срабатывание как двоичного счетчика. В результате сдвига на один разр д влево, т.е. в сторону младших разр дов , в два раза уменьшаетс отли чие состо ни триггеров от исходно го, т.е. расстройка по фазе уменьш етс вдвое за один такт. Таким образом , шаг подстройки пропорционален возникшей расстройке. Максимальный шаг подстройки достигает половины защитного интервала. Подстройка происходит с тактовой частотой 2 гп- зк что полоса синхронизации составит РЗ а- 21Г 2 Pvvi 2L гИГ1..ж- . ± -|- ДЛЯ Фт и ±- дл ДФТ Работа формирователей 1 и 6 происходит следующим образом. Д-триггер формировател 1 производит регенерацию фронтов импульсов принимаемого колебани . Фронты импульсов сигнала на его выходе соответствуют по положению, фронтам импульсов генератора 3 импульсов . Д-триггер 7 производит регенерацию тактовых импульсов. Фронты тактовых импульсов на его выходе совпадают с положением фронтов реге нерированного колебани на выходе Д-триггера фopмиpoвateл 1. Импульс синхронизации формируетс триггером 8. Фронт тактового импульса с выхода триггера 7 соответствующий середине посылки, производит запуск триггера 8, а сброс происходит от первого импульса, приход щег с выхода генератора 3. В результате получаем узкие импульсы синхронизации , имеющие нормированную длительность , а это, обеспечивает надежное взаимодействие узлов устройства. Элемент 13 запрета исключает из последовательности импульсов на счетном входе блока 9 один импульс за такт, как раз тот, который совпадает по времени с, импульсом сдвига. Генератор 3 имг пульсов должен иметь частоту 2 F,. Эта частота может быть вз та близкой и предельной частоте триггеров 12. Приближение к предель ной частоте может также потребовать применени известных приемов дл уменьшени и выравнивани задержек, накапливающихс в цеп х прохождени импульсов счета и импульсов сдвига Экспериментальные данные показал что предлагаемый демодул тор имеет высокую помехоустойчивость. 1 формулл изобретени 1. Цифровой кпааикогерентный фазовый демодул тор, содержащий генератор импульсов и последовательно соединеннае формирбватель импульсов сигнала и фазовый детектор, к второму входу которого подключен выход делител частоты, а также генератор тактовых импульсов, выход которого сое динен с первым входом формировател импульсов синхронизации, к второму входу которого подключен выход формировател импульсов сигнала, о т л и чающийс тем, что, с целью повышени помехоустойчивости, .введен блок двоичного счетчика и регистра сдвига, выход которого соединен с входом делител , при этом выход генератора импульсов подключен к счетному входу блока двоичного счетчика и регистра сдвига, сдвиговый вход которого соединен с выходом формировател импульсов синхронизации . 2., Демодул тор по п. 1, о т л и чающийс тем, что, с целью расширени частотного диапазона, введен элемент запрета, входы которого соединены с выходами генератора импульсов и формировател импульсов синхронизации, а выход элемента запрета подклюг4ен к счетному входу блока двоичного счетчика и регистра сдвига. . 3. Демодул тор по п. 1, о т л ич аю щ и и с тем, что блок двоичного счетчика и регистра сдвига содержит элемент НЕ, блоки совпадени и последовательно соединенные триггеры , причем выходы каждого триггера соединены с установочными входами предыдущего триггера через блоки совг падени , вторые входы которых соединены с входом элемента НЕ, выход которого подключен к соответствующим входам триггеров, при этом выход последнего триггера вл етс выходом блока двоичного счетчика и регистра сдвига, счетным- и сдвиговый входами которого вл ютс соответственно вход первого триггера и вход элемента НЕ. k. Демодул тор по п. 1, отличающийс тем, что формирователь импульсов синхронизации содержит последовательно соединенные Д-триггер и триггер с раздельным запуском,выход которого вл етс выходом формировател импульсов синхоонизаиии. входа79023018The invention relates to radio engineering and can be used in systems operating on variable parameter channels. A digital quasi-coherent phase demodulator is known, which contains a pulse generator and a serially connected signal pulse generator and a phase detector, to the second input of which the output of a frequency divider is connected, as well as a clock pulse generator, whose output is connected to the first input of the synchronization pulse generator, to the second input of which the output of the Cl pulse signal generator is connected. However, the known demodulator has a low noise immunity and a small frequency range. The purpose of the invention is to increase the noise resistance and expand the frequency range. This goal is achieved in that a digital quasi-coherent phase demodulator containing a pulse generator and serially connected signal generator and a phase detector, to the second input of which the output of the frequency divider is connected, as well as a clock pulse generator whose output is connected to the first input of the synchronization pulse generator , to the second input of which the output of the pulse generator of the signal is connected, a block of a binary counter and a shift register is inserted, the output of which is connected to the input frequency divider, the output of the pulse generator connected to the count input of a binary counter and shift register unit, the shift input coupled to the output of the synchronizing pulses. The prohibition element, the inputs of which are connected to the outputs of the pulse generator and the pulse shaper pulse generator, and the output of the prohibition element is connected to the counting input of the binary counter unit and the shift register. . In this case, the binary counter and shift register block contains the NOT element, the coincidence blocks and sequentially connected triggers, with the outputs of each trigger connected to the installation inputs of the previous trigger through the matching blocks, the second inputs of which are connected to the input of the element whose output is connected to the corresponding trigger inputs the output of the last trigger is the output of the binary counter block and the shift register, the counting and shift inputs of which are the corresponding input of the first trigger and in the course of the item is NOT. The synchronization pulse generator contains successively connected D-flip-flop and trigger with separate start, the output of which is the output of the sync pulse shaper, whose inputs are the inputs of the D-flip-flop. In FIG. Figure 1 shows the structural electrical circuit of the proposed demodulator; in fig. 2 is one of the variants of the demodulator, intended for use at limiting frequencies. The demodulator (Fig. 1) contains a signal generator 1, a phase detector 2, a generator 3, pulses, a clock generator k, a frequency divider 5, a synchronization pulse generator S containing a D-flip-flop 7 and a trigger 8 with separate start , block 9 of the binary counter and shift register containing the element NOT 10, the blocks 11 of the match and the triggers 12. The demodulator (Fig. 2) additionally contains the element 13 of the prohibition. The demodulator works as follows. An amplitude-limited phase-modulated signal having a frequency fg is fed to the input of the device. The information is enclosed in a phase, i.e. in the position of the edges of the received oscillation. The shaper 1 pulses the signal pulses, the position of which corresponds to the phase of the signal. They are applied to phase detector 2, which produces 9 1 demodulation of the signal using a reference oscillation frequency f. The reference oscillation is obtained from the generator of 3 pulses operating at a frequency of 2 f by dividing the frequency by n. Hj, where n is the division ratio of the binary counter of block 9, n, is the division ratio of frequency divider 5. Moreover, the division ratio Pj is equal to the number of states of the phase of the received signal. The states of the flip-flops 12 of the block 9 and the splitter 5 of the frequency arising during the pulse counting process express the current value of the phase with a step equal to a part of the period in the form of binary numbers taking values from 0 to 2-1. The state of the flip-flops 12, which would have arisen after repeated impulses input to the shift input of block 9, is considered to be initial. Under this state, an adjustment will occur when pulses are input to the shift input. The connection of the divider input with the inverse output of the last trigger of block 9 provides the necessary phase shift of the reference oscillation with respect to the phase states of the signal. This provides a protective 11-interval equal to -Upfri, -t-with DFT, etc. (i.e. with phase telegraphy and dual phase telegraphy). The generator of k clock pulses produces pulses with a frequency of 2 {. position.which corresponds to the middle part of the parcels. At the output of the imaging unit 6, a single sync pulse arises for a parcel approximately in its middle part, and the time position of the sync impulse corresponds to the instant of appearance of a signal pulse at the output of the imaging unit 1 signal pulses. At the time of the occurrence of the sync pulse, the trigger state of block 9 may differ from the initial one. This difference corresponds to the offset between the signal and the reference oscillation. The sync pulse from the output of the former 6 is used in the block as a shift pulse and, in addition, through the element NOT 10 is applied to the inputs of the flip-flops 12, prohibiting their triggering from the C-inputs. Thereby, at the time: md action of block 9 as a shift register, its actuation as a binary counter is eliminated. As a result of the shift one bit to the left, i.e. towards the lower bits, the difference in the state of the triggers from the initial one, i.e. the phase offset is halved in one cycle. Thus, the adjustment step is proportional to the arising detuning. The maximum adjustment step reaches half the guard interval. Adjustment takes place with a clock frequency of 2 gpzkk that the synchronization band will be RZ a- 21G 2 Pvvi 2L GIG1 .. zh-. ± - | - FOR FT and ± - for DFT The operation of the formers 1 and 6 is as follows. D-trigger driver 1 performs the regeneration of the pulses of the received oscillations. The fronts of the signal pulses at its output correspond in position to the fronts of the pulses of the generator of 3 pulses. D-trigger 7 produces a regeneration of clock pulses. The fronts of the clock pulses at its output coincide with the position of the fronts of the regenerated oscillation at the output of the D-flip-flop of shape 1. The synchronization pulse is generated by the flip-flop 8. The front of the clock pulse from the output of the flip-flop 7 corresponding to the middle of the package starts the trigger 8, and the reset occurs from the first pulse the arrival of the generator 3 output. As a result, we obtain narrow synchronization pulses having a normalized duration, and this ensures reliable interaction of the device nodes. The prohibition element 13 excludes from the sequence of pulses at the counting input of block 9 a single pulse per cycle, just one that coincides in time with a shift pulse. The generator 3 img pulses must have a frequency of 2 F ,. This frequency can be taken close and limit the frequency of the triggers 12. Approaching the limit frequency may also require the use of well-known techniques to reduce and equalize delays accumulated in the counting pulse and shift pulses. Experimental data showed that the proposed demodulator has high noise immunity . 1 of the invention claims 1. A digital kpaa coherent phase demodulator comprising a pulse generator and a serially connected signal pulse generator and a phase detector, to the second input of which the output of the frequency divider is connected, as well as a clock pulse generator whose output is connected to the first input of the synchronization pulse generator, To the second input of which the output of the pulse generator of the signal is connected, which is due to the fact that, in order to improve the noise immunity, a binary counter block was inserted and shift horn, the output of which is connected to the input of the divider, while the output of the pulse generator is connected to the counting input of the binary counter unit and the shift register, the shift input of which is connected to the output of the synchronization pulse shaper. 2. The demodulator of claim 1, which is designed to expand the frequency range, a prohibition element is introduced, the inputs of which are connected to the outputs of the pulse generator and the synchronization pulse generator, and the output of the prohibition element is connected to the counting input of the unit binary counter and shift register. . 3. The demodulator of claim 1, wherein the block of the binary counter and the shift register contains the element NOT, the matching blocks and the series-connected triggers, with the outputs of each trigger connected to the installation inputs of the previous trigger through the blocks The co-drop, the second inputs of which are connected to the input of the NOT element, the output of which is connected to the corresponding trigger inputs, while the output of the last trigger is the output of the binary counter block and the shift register, the counting and shift inputs of which are Accordingly, the input of the first trigger and the input of the element are NOT k. A demodulator according to claim 1, characterized in that the synchronization pulse shaper comprises a D-flip-flop connected in series and a trigger with separate start, the output of which is the output of the synchonization pulse shaper. login79023018
мй которого вл ютс входы Д-тригге- 1. Бухвинер В. Е. Дискретные схера мы в фазовых системах радиосв зи.whose inputs are the D-trigger-1 inputs. V.V. Bukhviner. Discrete circuits in phase radio communication systems.
источники информации,М., Св зь, 19б9, с; (протоприн тые во внимание при экспертизе тип). sources of information, M., Svy, 19b9, s; (prototopin into account in the examination of the type).