SU902293A1 - Устройство дл приема дискретной информации - Google Patents

Устройство дл приема дискретной информации Download PDF

Info

Publication number
SU902293A1
SU902293A1 SU802892315A SU2892315A SU902293A1 SU 902293 A1 SU902293 A1 SU 902293A1 SU 802892315 A SU802892315 A SU 802892315A SU 2892315 A SU2892315 A SU 2892315A SU 902293 A1 SU902293 A1 SU 902293A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
outputs
information
additional
Prior art date
Application number
SU802892315A
Other languages
English (en)
Inventor
Анатолий Григорьевич Мельников
Иван Иванович Кудрявцев
Original Assignee
Предприятие П/Я Г-4812
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4812 filed Critical Предприятие П/Я Г-4812
Priority to SU802892315A priority Critical patent/SU902293A1/ru
Application granted granted Critical
Publication of SU902293A1 publication Critical patent/SU902293A1/ru

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Description

Изобретение относитс  к радиотехнике и может использоватьс  в устройствах , обеспечивающих прием информации по симплексным или полуплексным каналам св зи с дублированием передачи по дополнительному каналу св зи и использованием обнаруживающих кодов . Известно устройство дл  приема дискретной информации, содержащее блок управлени , выходы которого под ключены к первому входу первого элемента ИЛИ и одному из входов блока сравнени , выход которого соединен с вторым входом первого элемента ИЛИ а также первый и второй элементы И, выходы которых подключены к входам второго элемента ИЛИ 1 . Однако известное устройство имеет небольшой объем принимаемой информации . Цель изобретени  - увеличение объема принимаемой информации. Указанна  цель достигаетс  тем, что в устройство дл  приема дискретной информации, содержащее блок управлени , выходы которого подключены к первому входу первого элемента ИЛИ и одному из входов блока сравнени , выход которого соединен с вторым входом первого элемента ИЛИ, а также первый и второй элементы И, выходы которых подключены к входам второго элемента ИЛИ, введены три блока пам ти , два дополнительных элемента ИЛИ, два элемента задержки, два дополнительных элемента И и два элемента НЕ, выходы которых подключены к одним входам соответствующих дополнительных элементов И, выходы которых соединены с первыми входами дополнительных элементов ИЛИ, выходы которых подключены соответственно к первым входам первого и второго . элементов И, вторые входы которых соединены с выходами элементов задержки, входы которых соединены с другими
входами блока сравнени , дополнительный выход которого подключен к входу первого блока пам ти, выход которого соединен с другими входами дополнительных элементов И, при этом дополнительный выход блока управлени  и выход первого элемента ИЛИ подключены соответственно к входам второго и третьего блоков пам ти, выходы которых соединены с вторыми входами дополнительных элементов ИЛИ, а выходы блока управлени  соединены с соответствующими входами дополнительных элементов И и входами элементов НЕ.
На чертеже представлена структурна  электрическа  схема предлагаемого устройства.
Устройство содержит блок 1 управлени , элементы И 2 и 3, блок 4 сравнени , элементы ИЛИ 5 и 6, элементы 7 и 8 задержки, блоки 9, Ю и 11 пам ти , элементы ИЛИ 12 и 13, элементы И 1 и 15 и элементы НЕ Г6 и 17.
Устройство работает следующим образом .
Блок 1 управлени  по поступающим сигналам ошибок вырабатывает решение по одному из его выходов, а блок сравнени  по поступающей информации и сигналу по одному из выходоврблока 1 управлени  вырабатывает сигналы Положительное или Отрицательное решение.
Поступающа  из каналов св зи информаци  и выработанное решение относительно ее выдачи с первого или второго каналов св зи задерживаетс  до прихода следующей информационной комбинации . Дл  этого информаци  первого и второго каналов св зи поступает на входы элементов 7 и 8 задержки. Сигнал с одного из выходов блока 1 управлени  поступает на вход блока 9 пам ти , а сигналы с двух выходов и сигнал Положительное решение с выхода блока k сравнени  через элемент ИЛИ 5 подаютс  на блок 10 пам ти. Сигнал Отрицательное решение с другого выхода блока А сравнени  поступает на блок 11 п-зм ти. В случае, если блок 1 управлени  и блок k сравнени  вырабатывает сигнал, разрешающий выдачу информации с одного из каналов св зи, то в начале очередного цикла осуществл етс  считывание его с соответствующего блока пам ти. Сигнал с блока 3 пам ти через элемент ИЛИ 12 поступает на второй вход элемента И 2,
разреша  выдачу информации с элемента 7 задержки. Сигнал с блока 10 пам ти через элемент ИЛИ 13 поступает на второй вход элемента И 3, разреша  выдачу информации с элемента 8
задержки. В случае, если по поступив- шей на элемент 7 и 8 задержки информации блок t сравнени  выработал отрицательное решение (сигнал записан в
блок 11 пам ти), то как было отмечено , осуществл етс  анализ на наличие ошибок в последующих, по отношению к хран щимс  в элементах 7 и 8 задержки информации и потребителю
5 выдаетс  информаци  с того элемента задержки, на который в о4ередном цикле поступает неискаженна  комбинаци . Тогда устройство работает следующим образом.
0 В начале очередного цикла считываетс  сигнал с блока 11 пам ти, который поступает на первые входы элементов И k и 15. Одновременно с этим сигнал ошибки первого канала поступает на второй вход элемента И 15 и . через элемент НЕ 16 - на третий вход элемента И 1, а сигнал ошибки второго канала поступает на второй вход элемента И 1 и через элемент НЕ 17 0 на третий вход элемента И 15. f
С учетом указанных выше св зей сигнал с выхода элемента И 14 выходит при условии наличи  сигнала с блока 11 пам ти, отсутствии сигнала ошибки в очередной комбинации, поступающей по первому каналу и наличи  си|- нала ошибки в очередной комбинации, поступающей из второго канала. Сигнал с выхода элемента И 15 поступает при условии наличи  сигнала с блока 11 пам ти, отсутстви  сигнала ошибки в очередной комбинации, поступающей из второго канала и наличии сигнала ошибки в очередной комбинации, поступающей из первого канала. Таким образом, в случае отсутстви  сравнени  на блоке k сравнени  информаци  не бракуетс , а выдаетс  потребителю из первого канала, если

Claims (1)

  1. 0 в этом канале в последующем блоке не было обнаружено сигнала ошибки (при наличии сигнала ошибки в информации второго канала) и из второго канала - если в этом канале в последующем блоке не было обнаружено сигнала ошибки (при наличии сигнала ошибки в информации первого канала). При отсутствии сигналов ошибок в очередных комбинаци х, поступающих по первому и второму каналам св зи или наличи  ошибок в них, информаци  потребителю выдаватьс  не будет Применение предлагаемого устройства обеспечивает положительный эффект , заключающийс  в увеличении пр пускной способности канала св зи, т.е.в увеличении объема принимаемой информации. Формула изобретени  Устройство дл  приема дискретной информации, содержащее блок управлени , выходы которого подключены к первому входу первого элемента ИЛИ и одному из входов блока сравнени , выход которого соединен с вторым вх дом первого элемента ИЛИ, а также первый и второй элементы И, выходы которых подключены к входам второго элемента ИЛИ, отличающеес   тем, что, с целью увеличени  объема принимаемой информации, введены три блрка пам ти, два дополнительных элемента ИЛИ, два элемента задержки, два дополнительных элемен та И и два элемента НЕ,,выходы которых подключены к одним входам соответствующих дополнительных элементов И, выходы которых соединены с первыми входами дополнительных элементов ИЛИ, выходы которых подключены соответственно к первым входам первого и второго элементов И, вторые входы которых соединены с выходами элементов задержки, входы которых соединены с другими входами блока сравнени , дополнительный выход которого подключен к входу первого блока пам ти, выход которого соединен с другими входами дополнительных элементов И, при этом дополнительный выход блока управлени  и выход первого элемента ИЛИ подключены соответственно к входам второго и третьего блоков пам ти, выходы которых соединены с вторыми входами дополнительных элементов ИЛИ, а выходы блока управлени  соединены с соответствующими входами дополнительных элементов И и входами элементов НЕ. Источники информации, прин тые во внимание при экспертизе 1. Мартынов Ю.М. Обработка информации в системах передачи данных. К., Св зь, 1969, с. 79-82 (прототип ).
SU802892315A 1980-03-12 1980-03-12 Устройство дл приема дискретной информации SU902293A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802892315A SU902293A1 (ru) 1980-03-12 1980-03-12 Устройство дл приема дискретной информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802892315A SU902293A1 (ru) 1980-03-12 1980-03-12 Устройство дл приема дискретной информации

Publications (1)

Publication Number Publication Date
SU902293A1 true SU902293A1 (ru) 1982-01-30

Family

ID=20881941

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802892315A SU902293A1 (ru) 1980-03-12 1980-03-12 Устройство дл приема дискретной информации

Country Status (1)

Country Link
SU (1) SU902293A1 (ru)

Similar Documents

Publication Publication Date Title
SU902293A1 (ru) Устройство дл приема дискретной информации
HK76292A (en) Integrated semiconductor memory
US2884615A (en) Pulse coded signal separator
GB1534131A (en) Device for the determination of the direction of propagation of a plane wave
JPS5694596A (en) Memory control system
RU2092904C1 (ru) Устройство для приема и обработки информации
JPS5741069A (en) Inter-frame encoding system
SU559415A2 (ru) Устройство дл защиты от импульсных помех
SU1211740A1 (ru) Устройство дл сопр жени абонента с каналом св зи
SU882016A1 (ru) Приемник интервально-кодовых сигналов
SU653751A1 (ru) Устройство дистанционного контрол линейных регенераторов
SU974599A1 (ru) Многоканальное устройство приема информации
SU1714612A1 (ru) Устройство дл обмена информацией
SU1059574A1 (ru) Двухвходовое устройство приоритета
SU822225A2 (ru) Устройство дл приема сигналов
SU453722A1 (ru) УСТРОЙСТВО ДЛЯ ПОДСЧЕТА ИМПУЛЬСОВФ|R П т г:L—•' I \ 3 ;-^Ш €;-5Л--^г«!s3^4 C-^-.'^.J-
SU370735A1 (ru) Устройство анализа состояния канала с автоматически регулируемым порогом
SU413483A1 (ru)
SU849522A1 (ru) Устройство синхронизации цикловпЕРЕдАчи и пРиЕМА АдРЕСНыХ КОдОВ
SU1727213A1 (ru) Устройство управлени доступом к общему каналу св зи
SU907846A1 (ru) Декодирующее устройство
SU1427589A1 (ru) Устройство дл приема дискретной информации
SU1239874A1 (ru) Устройство синхронизации по групповому сигналу в многоканальных системах св зи
SU445172A1 (ru) Устроство приема и передачи данных
SU853810A1 (ru) Устройство дл приема дискретныхСигНАлОВ