SU897052A1 - Способ изготовлени полупроводниковых приборов с резисторами - Google Patents
Способ изготовлени полупроводниковых приборов с резисторами Download PDFInfo
- Publication number
- SU897052A1 SU897052A1 SU803005399A SU3005399A SU897052A1 SU 897052 A1 SU897052 A1 SU 897052A1 SU 803005399 A SU803005399 A SU 803005399A SU 3005399 A SU3005399 A SU 3005399A SU 897052 A1 SU897052 A1 SU 897052A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- resistors
- dielectric
- resistor
- contact windows
- semiconductor devices
- Prior art date
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Integrated Circuits (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВЫХ ПРИБОРОВ С РЕЗИСТОРАМИ, включающий операции формировани диэлектрического сло на полупроводниковой подложке с электрическими компонентами , маскировани , получени резистора путем ионного легировани , вскрыти контактных окон в диэлектрике и формировани межсоединений, отлич ающийс тем, что, с целью повьппени процента выхода годных прибрров, операцию получени резистора провод т после вскрыти контактных окон одновременно с формированием , межсоединений.
Description
Изобретение относитс к микроэлектронике и может быть использовано при изготовлении полупроводниковых приборов различного применени , содержащих пассивные элементы.
Известен способ изготовлени полупроводниковых приборов, содержащих резисторы, полученные с помощью ионного легировани Г13.В этом способе резистор формируетс с помощью пучка ионов бора в полупроводниковой подложке.
Недостаток способа состоит в том что он позвол ет получать резистивные слои со стабильным поверхностным сопротивлением лишь до Ю ом/р.
Из известных способов наиболее близким к изобретению вл етс способ изготовлени полупроводниковых приборов с резисторами, включающий операции формировани диэлектрического сло на полупроводниковой подложке с электрическими компонентами , маскировани , получени резистора путем ионного легировани , вскрыти контактных окон 2.
В этом способе на полупроводниковую подложку с электрическими компонентами наноситс диэлектрический слой толщиной 1000-10000 А. Затем проводитс маскирование, и методом ионного легировани ионами провод щих -материалов создаютс резистивные участки резисторов в теле диэлектрика . После этого в диэлектрическом слое формируютс окна. Завершение формирование резисторов осуществл етс путем создани межсоединений через эти окна между резистивными участками и электрическими компонентами на полупроводниковой подложке с помощью методов напылени и фотолитографии.
Способ позвол ет получать полупроводниковые приборы, содержащие резистивные слои в диэлект зике с R 10- 10 Ом, повьш1ает степень интеграции полупроводниковых схем за счет расположени части пассивных элементов в диэлектрике.
Однако последовательность операций , использума в известном способе приводит к увеличению количества промежуточных контактов, что приводит к снижению надежности и уменьшению процента выхода годных приборов. Кроме того, промежуточные соединени между резисторами в диэлектрике и электрическими компонентами на поверхности полупроводника -занимают часть полезной площади диэлетрика, что уменьшает степень интеграции пасивных элементов, расположенных в . диэлетрике.
Целью изобретени вл етс повышение процента выхода годных приборов .
Поставленна цель достигаетс те что по способу изготовлени полупроводниковых приборов с резисторами, включающему операции формировани дэлектрического сло на полупроводниковой подложке с электрическими компонентами , маскировани , получени резистора путем ионного легировани вскрыти контактных окон в диэлектрике и формировани межсоединений, операцию получени резистора провод т после вскрыти контактных окон одновременно с формированием межсоединений.
. На фиг. 1-4 показаны этапы изготовлени полупроводниковьгх приборов с резисторами.
После формировани электрических компонентов 1 в полупроводниковой подложке 2 наносили диэлектрический слой 3 (фиг. 1) пиролитическим способом с использованием смеси паров тетраэтоксисилана и кислорода при 800°С в течение АО мин. Полученна толщина сло составл ла 0,6 мкм.
Контактные окна А (фиг. 2) формировали методом фотолитографии с помощью фоторезиста ФП-383, который наносили на центрифуге при скорости ее вращени 2000 об/мин, в течение 30 с. Полученна толщина фоторезиста составл ла 0,8 мкм. После совмещени фотошаблона и экспонировани в течение 10 с про влением в растворе jKOH получали окна в фоторезисте. После задубливани фоторезиста химическим травлением в буферном травителе в течение 10 мин получали контактные окна. Таким образом обеспечивалс достаточный подтрав диэлектрика так, что боковые грани 5 диэлектрика в контактных окнах находились по углом АО по отношени ) к поверхности полупроводника. Дл избирательного легировани диэлектрика с целью формировани резистивного сло проводили маскирование диэлектрика слоем алкмини 6 толщиной о О,А мкм, задерживающим поток ионов (фиг. 3). При ионном легировании использовали ионы цинка 7 с энергией 100 кэВ и дозой 10.000 мккл.
Ионное легирование проводили одновременно и в диэлектрик и в контактные окна так, что имплантированный резистор 8 имел непосредственный контакт с электрическими компонентами, расположенными на полупроводниковой подложке. Травление маскирующего сло Проводили химическим методом (в буферном травителе).
В предлагаемом способе исключаютс промежуточные соединени между активными элементами на подложке и резисторами, расположенными в диэлектрике . Известно, что в интегральных микросхемах наличие контактов вл етс одной из причин ненадежности схем в процессе эксплуатации и уменьшени процента выхода годных. Уменьшение числа контактов интегральных схем, в которых используютс резисторы , приводит к повышению надежности приборовпри эксг1луатации и повышению выхода годных. Способ также позвол ет повысить степень интеграции на 10 и более процентов за счет исключени площади, котора требуетс согласно базовому объекту на контактные окна к резгисторам в диэлектрике, а также дополнитель .ных областей-резисторов, формируемых в соответствии с определенными допусками на фотолитографию дл формировани контактньж окон к резисторам . В данном случае контактные окна формируютс только к активным элементам, а резисторы имеют с ними непосредственный контакт.
При использовании известного способа изготовлени полупроводниковых приборов с резисторами процент выхода годных составл ет 6,3%, при исцользовании предлагаемого способа 8 ,9%, т.е. увеличилс на 2,6%.
Illllllllllitt 7 . фуг.3 f
3 f 4
фуг.
Claims (1)
- СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУ-ПРОВОДНИКОВЫХ ПРИБОРОВ С РЕЗИСТОРАМИ, включающий операции формирования диэлектрического слоя на полупроводниковой подложке с электрическими компонентами, маскирования, получения резистора путем ионного легирования, вскрытия контактных окон в диэлектрике и формирования межсоединений, отлич ающийся тем, что, с целью повышения процента выхода годных прибрров, операцию получения резистора проводят после вскрытия контактных окон одновременно с формированием. межсоединений.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803005399A SU897052A1 (ru) | 1980-07-18 | 1980-07-18 | Способ изготовлени полупроводниковых приборов с резисторами |
BG5293181A BG41283A1 (en) | 1980-07-18 | 1981-07-14 | Method for manufacture of semi- conductor instruments with resistors |
CS815456A CS245719B1 (cs) | 1980-07-18 | 1981-07-16 | Způsob výroby polovodičových zařízení s odpory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803005399A SU897052A1 (ru) | 1980-07-18 | 1980-07-18 | Способ изготовлени полупроводниковых приборов с резисторами |
Publications (1)
Publication Number | Publication Date |
---|---|
SU897052A1 true SU897052A1 (ru) | 1984-05-30 |
Family
ID=20926486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU803005399A SU897052A1 (ru) | 1980-07-18 | 1980-07-18 | Способ изготовлени полупроводниковых приборов с резисторами |
Country Status (3)
Country | Link |
---|---|
BG (1) | BG41283A1 (ru) |
CS (1) | CS245719B1 (ru) |
SU (1) | SU897052A1 (ru) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2640237C2 (ru) * | 2012-04-17 | 2017-12-27 | Эвоник Дегусса Гмбх | Композиции, содержащие аммиачные гидроксоцинковые соединения |
WO2018111136A1 (ru) * | 2016-12-14 | 2018-06-21 | Общество С Ограниченной Ответственностью "Тонкопленочные Технологии" | Полупроводниковый резистор |
-
1980
- 1980-07-18 SU SU803005399A patent/SU897052A1/ru active
-
1981
- 1981-07-14 BG BG5293181A patent/BG41283A1/xx unknown
- 1981-07-16 CS CS815456A patent/CS245719B1/cs unknown
Non-Patent Citations (1)
Title |
---|
1. Патент US 3829890, кл. 148-1,5, опублик. 1974. 2. Патент US 3922708, кл. 357-51, опублик. 1976 (прототип). * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2640237C2 (ru) * | 2012-04-17 | 2017-12-27 | Эвоник Дегусса Гмбх | Композиции, содержащие аммиачные гидроксоцинковые соединения |
US9978591B2 (en) | 2012-04-17 | 2018-05-22 | Evonik Degussa Gmbh | Formulations comprising ammoniacal hydroxozinc compounds |
WO2018111136A1 (ru) * | 2016-12-14 | 2018-06-21 | Общество С Ограниченной Ответственностью "Тонкопленочные Технологии" | Полупроводниковый резистор |
Also Published As
Publication number | Publication date |
---|---|
CS245719B1 (cs) | 1986-10-16 |
CS545681A1 (en) | 1984-11-19 |
BG41283A1 (en) | 1987-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3801880A (en) | Multilayer interconnected structure for semiconductor integrated circuit and process for manufacturing the same | |
US3890636A (en) | Multilayer wiring structure of integrated circuit and method of producing the same | |
US4410622A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
KR920007210B1 (ko) | 다층 상호 접속 시스템층 제조방법 | |
US4285761A (en) | Process for selectively forming refractory metal silicide layers on semiconductor devices | |
US5580615A (en) | Method of forming a conductive film on an insulating region of a substrate | |
KR940001889B1 (ko) | 평탄화(平坦化) 표면을 가지는 반도체장치의 제조방법 | |
JPH02504092A (ja) | 積層回路における層間導電路の製造 | |
US3918149A (en) | Al/Si metallization process | |
IL30464A (en) | Method of fabricating semiconductor contact and device made by said method | |
SU897052A1 (ru) | Способ изготовлени полупроводниковых приборов с резисторами | |
US5294836A (en) | Semiconductor device having a wiring strip of noble metal and process of fabricating the semiconductor device | |
US4132813A (en) | Method for producing solderable metallized layer on a semiconducting or insulating substrate | |
US3728176A (en) | Method of causing adherence of glass to gold | |
EP0142186B1 (en) | Method of manufacturing a pattern of conductive material | |
JPS59207652A (ja) | 半導体集積回路装置およびその製造方法 | |
RU533157C (ru) | Способ изготовлени кремниевых многоэмиттерных транзисторов | |
US3619733A (en) | Semiconductor device with multilevel metalization and method of making the same | |
JPS622654A (ja) | 半導体装置およびその製造方法 | |
JPS6347274B2 (ru) | ||
RU2095886C1 (ru) | Способ изготовления моп бис с прецизионными поликремниевыми резисторами | |
JP2572843B2 (ja) | 半導体装置の製造方法 | |
JPS56111250A (en) | Preparation of semiconductor device | |
JPH07170043A (ja) | 配線基板 | |
JPS5931050A (ja) | 抵抗体およびその形成方法 |