. Изобретение относитс к импульсной технике и может быть использовано в устройствах управлени . Известен селектор импульсов по длительности, содержащий триггер на элементах И-НЕ, первый вход которого подключен к выходу третьего элемента И-НЕ, второй вход через элемент задержки со входом устройства который соединен с одним из входов элемент; И, второй и третий входы которого соединены соответственно . с выходами триггера 1J. Недостатком устройства вл етс его.критичность к частоте поступле Нн входных импульсов. Наиболее близким к изобретению вл етс селектор импульсов по длительности ,содержащий элемент задержки , вход которого подключен ко входу устройства,выход - к первому входу первого элемента И,ко входу э мента НЕ, выход которого подключен к первому входу триггера,второй вход которого подключен к выходу первого элемента И,а выход - ко второму вх ду второго элемента К, выход которого и второй выхо.д триггера вл ютс выходами устройства, второй элемент НЕ включен между входом устройства и третьим входом второго элемента И, элемент ИЛИ, подключенный соответственно входами ко входу и выходу элемента задержки, выход ко входу первого элемента НЕ 2. Недостатком устройства вл етс низка надежность его работы. Цель изобретени - повышение надежности работы устройства. Поставленна цель достигаетс тем, что в селектор импульсов по длительности , содержащий элемент Зсщержки, вход которого подключен ко входу устройства,выход - к первому входу первого элемента И, первому входу второго элемента И, ко входу элемента НЕ, выход которого подключен к первому входу триггера, второй вход которого подключен к выходу первого элемента И, а выход - ко второму входу второго элемента И, выход которого и торой выход триггера вл ютс вьГхолами .устройства. ййёдёны первый и второй счетчики импульсов, элемент сравнени , первый выход которого подключен ко вторс у входу первого элемента И, второй выход к T|jeTbeMy входу второго элемента И а входы соединены с соответствующим выходами первого и второго счетчика импульсов, вход первого из которых подключен ко входу элементазадержк вход второго - к выходу элемента за держки , На чертеже приведена структурна схема устройства. Устройство содержит элемент 1 задержки, первый элемент 2 И, второ элемент ЗИ, элемент 4 НЕ, триггер 5 элемент б сравнени , счетчики 7 и 8 импульсов. Устройство работает следующим об разом. В начальном состо нии на входе и выходе элемента 1 задержки, счетных , выходах счетчиков 7 и 8, на вхо дах элементов 2 и 3 И, входе элемен та 4 НЕ единичные потенциалы отсутствуют , следовательно, на выходах элементов 2 и 3 И имеютс нулевые пбтенциалы, поэтому триггер 5 через элемент 2 И в единичное положе-: ние не устанавливаетс , а единичный потенциал с выхода элемента 4 НЕ сохран ет триггер 5 в нулевом состо нии , так как он подали на вход установки триггера в нулевое положение . На первом выходе триггера 5 сигнал отсутствует. На втором выходе триггера 5 имеетс единичный потенциал, который подан на вход элемента ЗИ, а на другой вход элемента 3 И подан нулевой потенциал с инверсного выхода элемента 6 срав нени , поэтому на его выходе, который вл етс вторым выходом устройства , сигнал отсутствует. В начальном положении счетчики наход тс в нулевом состо нии, поэтому с их выходов на входы элемента сравнени поступают одинаковые коды, в результате чего на пр мом выходе элемента б сравнений присутствует единичный уровень, а на его инверсном выходе - нулевой. Единичный уро вень с пр мого выхода элемента б сравнени разрешает прохождение задержанного входного импульса через элемент 2 И и триггер 5 на выход устройства, а нулевой уровень с его другого выхода запрещает прохождение через элемент 3 И на выход селектора . Входной импульс одновременно поступает на вход элемента 1 задерж ки и. счетный вход счетчика 7. Этот импульс в элементе 1 задержки задерживаетс и после задержки поступает на счетный вход счетчика 8, на входы элементов 2 и 3 И, а также вход элемента 4 НЕ. Счетчики 7 и 8 при поступлении на их счетные входал входных импульсов не -измен ют своего состо ни до окончани импульсов т.е. эти счетчики подсчитывают толь ко следы входных импульсов. В момент по влени на выходе элемента задержки вхопногр задержанного импульса , длительность которого больше времени задежки элемента 1 задежки , счетчики 7 и 8 не измен ют своего состо ни , поэтому с их выходов на входы элемента 6 сравнени по прежнему поступают одинаковые коды. Единичный потенциал с пр мого выхода элемента б сравнени разрешает пройти задержанному входному импульсу через элемент 2 И на единичный вход триггера 5 и перевести его в единичное состо ние, так как на врем присутстви импульса на входе элемента 4 НЕ, поступающего)с выхода элемента 1 згщержки, на его выходе, а следовательно, и на вход триггера 5 устанавливаетс низкий уровень. В этом случае на выходе триггера 5 устанавливаетс высокий уровень, который поступает на выход устройства. После окончани входного импульса на выходе счетчика значение кода увеличиваетс на единицу, поэтому на входы элемента сравнени с выходов счетчиков поступают разные коды. В элементе сравнени происходит несравнение двух кодов, поэтому на его пр мом выходе по вл етс низкий, а на инверсном - высокий уровень сигнала. Низкий уровень запрещает задержанному входному импульсу пройти, через элемент 2 И на единичный вход триг- гера 5. Однако триггер 5 находитс в единичном Положении до тех пор, пока не окончитс задержантлй входной импульс на выходе элемента 1 задержки, после чего он возвращаетс в исходное нулевое положение под воздействием высокого уровн сигнала на инверсн л4 входе, поступающего с выхода элемента 4 НЕ. Таким образом, на выходе устройства фондируетс выходной импульс, по длительности равный входному импульсу, и длительность которого болыие времени задержки элемента I задержки.По спаду задержанного входного импульса навыходе счетчика 8 значение кода увеличиваетс на единицу, поэтому на входе элемента сравнени с выходов счетчиков поступают снова равные коды. Элемент сравнени срабатывает и на его пр мом выходе по вл етс высокий, а на инверсном к ходе низкий уровень сигнала. Если длительность входного импульса меньше времени задержки элемента 1 задержки, то в . влени егона выходе элемента 1 гГадержки значение кодов на выходе счетчиков различное . В элементе б сранени происходит несравиение кодов. Высокий уровень сигнала с инверсного выхода эле мента б сравнени и высокий уровень с инверсного тхода триггера 5 разрешает пройти задержанному входному импуль. The invention relates to a pulse technique and can be used in control devices. Known pulse selector in duration, containing a trigger on the elements AND-NOT, the first input of which is connected to the output of the third element AND-NOT, the second input through the delay element to the input of the device which is connected to one of the inputs element; And, the second and third inputs of which are connected respectively. with trigger outputs 1J. The disadvantage of the device is its criticality for the frequency of incoming Hn input pulses. The closest to the invention is a pulse selector with a duration that contains a delay element, the input of which is connected to the device input, the output to the first input of the first element I, to the input of the element NOT, the output of which is connected to the first input of the trigger, the second input of which is connected to the output of the first element And, and the output to the second input of the second element K, the output of which and the second output of the flip-flop are outputs of the device, the second element is NOT connected between the input of the device and the third input of the second element AND, the element OR, Yuchenny respectively inputs to the input and output of the delay element, the output to the input of the first element is NOT 2. The drawback of the device is the low reliability of its operation. The purpose of the invention is to increase the reliability of the device. The goal is achieved by the fact that the pulse selector has the duration, containing the secondary element, the input of which is connected to the device input, the output to the first input of the first element AND, the first input of the second element AND, to the input of the element NOT, the output of which is connected to the first input of the trigger The second input of which is connected to the output of the first element I, and the output to the second input of the second element I, the output of which and the second output of the flip-flop are devices. The first and second pulse counters, the comparison element, the first output of which is connected to the second input of the first element AND, the second output of T | jeTbeMy the input of the second element And, and the inputs are connected to the corresponding outputs of the first and second pulse counter, the first input of which is connected to input element delay input second - to the output of the element of the support, the drawing shows a block diagram of the device. The device contains a delay element 1, the first element 2 And, the second element ZI, element 4 NOT, trigger 5 element b of the comparison, counters 7 and 8 pulses. The device works as follows. In the initial state, the input and output of delay element 1, counting, the outputs of counters 7 and 8, at the inputs of elements 2 and 3 AND, the input of element 4 are NOT unit potentials, therefore, at the outputs of elements 2 and 3 AND there are zero PBs therefore, the trigger 5 through the element 2 is not set to the single position, and the unit potential from the output of the element 4 does NOT keep the trigger 5 in the zero state, since it was fed to the input of the trigger setting to the zero position. At the first output of the trigger 5, there is no signal. At the second output of the trigger 5 there is a single potential that is fed to the input of the ZI element, and to the other input of the element 3 And the zero potential is supplied from the inverse output of the comparison element 6, therefore there is no signal at its output, which is the second output of the device. In the initial position, the counters are in the zero state, therefore, from their outputs the same codes arrive at the inputs of the comparison element, as a result of which a single level is present at the direct output of the comparison element b, and zero at its inverse output. The unit level from the direct output of the comparison element b permits the passage of a delayed input pulse through element 2 I and trigger 5 to the output of the device, and the zero level from its other output prohibits passage through element 3 and to the output of the selector. The input pulse simultaneously arrives at the input of delay element 1 and. the counting input of the counter 7. This pulse in delay element 1 is delayed and after a delay arrives at the counting input of counter 8, at the inputs of elements 2 and 3, and also the input of element 4 NOT. Counters 7 and 8, when incoming input pulses arrive at their counting, do not change their state until the end of the pulses, i.e. these counters count only traces of input pulses. At the time of the appearance of a delayed pulse at the output of the delay element, the duration of which is longer than the delay of the delay element 1, counters 7 and 8 do not change their state, therefore, from their outputs, the same codes still arrive at the inputs of the comparison element 6. A single potential from the direct output of the comparison element b allows the delayed input pulse to pass through element 2 and to the single input of trigger 5 and transfer it to the single state, since for the time the pulse is present at the input of element 4, NOT coming from the output of the first element 1 , at its output, and hence at the input of trigger 5, a low level is set. In this case, the output of the trigger 5 is set to a high level, which is fed to the output of the device. After the end of the input pulse at the output of the counter, the code value increases by one, therefore different codes are received at the inputs of the comparison element from the counter outputs. In the comparison element, the two codes are compared, therefore a low signal appears at its direct output and a high signal level at the inverse. A low level prohibits a delayed input pulse to pass through element 2 and to a single input of trigger 5. However, trigger 5 is in a single position until the delayed input pulse at the output of delay 1 is terminated, after which it returns to its original zero position under the influence of a high level signal on the inverse of the L4 input, coming from the output of the element 4 is NOT. Thus, the output pulse of the device is an output pulse, equal in duration to the input pulse, and the duration of which is a large delay time of the I delay element. As the delayed input pulse decelerates on the output of counter 8, the code value increases by one; equal codes. The comparison element is triggered and a high level appears at its direct output and a low signal level at the inverse of the course. If the duration of the input pulse is less than the delay time of the 1 delay element, then c. When the output of the element 1 g is delayed, the value of the codes at the output of the counters is different. In the b element of the match, a non-match of the codes occurs. The high level of the signal from the inverse output element b of the comparison and a high level from the inverse current of the trigger 5 permits the delayed input pulse to pass