SU873204A1

SU873204A1 - Digital time interval meter

Info

Publication number: SU873204A1
Application number: SU792839450A
Authority: SU
Inventors: Виктор Николаевич Быков; Ремир Владимирович Коровин
Original assignee: Харьковское Высшее Военное Командное Училище Им.Маршала Советского Союза Н.И.Крылова
Priority date: 1979-11-15
Filing date: 1979-11-15
Publication date: 1981-10-15

Description

. 1 . . -. Изобретение относитс к импульсной технике и может найти применение в устройствах измерительной и шлчисли тельной техники, Известен измеритель длительности интервалов времени, содержащий задающий генератор, формирователи стробимпульсов Старт и Стоп, пересчетный прибор и блок индикации, удвоители частоты, строб-смесители и блок логики, причем выходы блока логики соединены со входами блока индикации , а входы - с выходами стробсмесителей , аналоговые входы которых через последовательно соединенные. удвоители частоты подключены к выходу згщающего генератора. Управл ющие входы соединены с выходами формироваСтарт телей строб-импульсов (jTon 1 . Недостатком указанного устройства вл етс сложность. Известен также цифррвой измеритель временных интервалов, содержащий последовательно соединенные пересчетные декады, выходы которых соединены со входами соответствующих дешифраторов коммутатор, выполненный нд двоичном счетчике, выходы которого соединены со входами дешифратора кода пор дка; электронные ключи, вход каждого из которых соединен с шиной, соответствующей эталонной частоте, схемууправлени , выходы которой соединены со входами опроса всех дешифраторов и входами сброса пересчетных декад и двоичного счетчика, триггер управлени , выход которого соединен с.управл ющими входами всех электронных.ключей , дифференциальную схему. Причем выход пересчетной декады старшего разр да соединен со входом двоичного счетчика и через дешифрирующую схему со входом этой же пересчетной декады, выходы двоичного счетчика соединены со входами соответствующих электронных ключей 2. Недостатком этого устройства вл етс сложность. Наиболее близким к предлагаемому, вл ете цифровой измеритель интервалов времени, содержащий входной формирователь, основную линию задержки , схемы совпадени по числу отводов линии задержки и запоминающий регистр, причем в него включена дополнительна лини задержки, вход .которой соединен с одним из выходов входного формировател , а; ее отводьа через соответствующие схемы совпадени подключены к запоминающему регистру 3 .. one . . -. The invention relates to a pulse technique and can be used in measuring and numbering devices. A time interval meter is known that contains a master oscillator, Start and Stop strobe drivers, a counting device and a display unit, frequency doublers, strobe mixers, and a logic block. the outputs of the logic unit are connected to the inputs of the display unit, and the inputs are connected to the outputs of strobe mixers, the analog inputs of which are connected in series. frequency doublers are connected to the output of the generator. The control inputs are connected to the outputs of a strobe pulse form (jTon 1). The disadvantage of this device is complexity. Also known is a digital time interval meter containing serially connected counting decades, the outputs of which are connected to the inputs of the corresponding decoder switch, performed on a binary counter, outputs which are connected to the inputs of the order code decoder; electronic keys, the input of each of which is connected to the bus corresponding to the reference frequency; The outputs of which are connected to the polling inputs of all decoders and the reset inputs of counting decades and a binary counter, control trigger, the output of which is connected to the control inputs of all electronic keys, a differential circuit. And the output of the counting decade of the most significant bit is connected to the input of a binary counter and through a decryption circuit with the input of the same decade counting, the outputs of the binary counter are connected to the inputs of the corresponding electronic keys 2. The disadvantage of this device is complexity. The closest to the proposed one is a digital time interval meter containing an input driver, a main delay line, a coincidence circuit for the number of taps of the delay line and a storage register, and an additional delay line is included, the input of which is connected to one of the outputs of the input shaper, but; its diversion through the corresponding matching schemes are connected to the storage register 3.

Недостатком известного устройства вл етс сложность, поскольку в измерителе используетс количество элементов совпадени по числу различных комбинаций отводов обеих линий задержки и соответствующее им число чеек запоминающего регистра.A disadvantage of the known device is the complexity, since the meter uses the number of elements matching the number of different combinations of taps of both delay lines and the corresponding number of memory register cells.

Целью изобретени вл етс повышение надежности устройства за счет его упрощени .The aim of the invention is to increase the reliability of the device by simplifying it.

Указанна цель достигаетс тем, что в цифровой измеритель интервалов времени, содержащий входной формирователь , основную и дополнительную линии задержки, входы которых подключены к первому и второму выходам формировател соответственно, блок элементов совпадени , выходы которого подключены к информационным входам .основного регистра пам ти, а первые входы - к выходам основной линии задержки , дополнительно введены блок элементов совпадени , регистр пам ти, триггер и два элемента ИЛИ, причем г выходы основной линии задержки через первый элемент ИЛИ подключены к первому , входу дополнительного блока элементов совпадени , вторые входы которого соединены с выходами дополнительной линии задержки, первый выход входного формировател соединен со входами сброса основного и дополнительного регистров пам ти, информационные входы последнего из которых подключены к выходам дополнительного блока элементов совпадени , выходы основного блока элементов совпадени через второй элемент ИЛИ., подключены к первому входу триггера, второй вход которого соединен со вторым выходом входного формировател , выход триггера подключен ко вторым входам основного блока элементов Совпадени .This goal is achieved by the fact that in the digital time interval meter containing the input driver, the main and additional delay lines, the inputs of which are connected to the first and second outputs of the driver, respectively, are a block of matching elements, the outputs of which are connected to the information inputs of the main memory register, and the first inputs - to the outputs of the main delay line; additionally, a block of coincidence elements, a memory register, a trigger and two OR elements are introduced, with the g outputs of the main delay line through the first The first OR element is connected to the first, input of an additional block of match elements, the second inputs of which are connected to the outputs of the additional delay line, the first output of the input shaper is connected to the reset inputs of the main and additional memory registers, the information inputs of the last of which are connected to the outputs of the additional block of match elements , the outputs of the main block of elements of coincidence through the second element OR., are connected to the first input of the trigger, the second input of which is connected to the second output m of the input shaper, the output of the trigger is connected to the second inputs of the main block of the matching elements.

На чертеже представлена функциональна электрическа схема устройства .The drawing shows the functional electrical circuit of the device.

Цифровой измеритель интервалов времени содержит входной формирователь 1, основную 2 и дополнительную 3 линии задержки,, подключенные к первому и второму выходам формировател 1, основной блок 4 элементов совпадени , содержащий элементы совпадени по числу отводов основной линии задержки 2, основной регистрThe digital time interval meter contains an input driver 1, a main 2 and an additional 3 delay lines connected to the first and second outputs of the former 1, the main unit 4 of the matching elements, containing matching elements according to the number of taps of the main delay line 2, the main register

5пам ти с индикацией, подключенный5 connected with indication connected

к выходу блока 4, дополнительный блокto the output of block 4, an additional block

6элементов совпадени содержит элементы совпадени по числу отводов дополнительной линии задержки 3, первые входы которых через элемент 7 ИЛИ соединены с выходами основной линии задержки 2, а выходы соединены с дополнительным регистром 8. пам ти. Один вход триггера 9 соединен со вторым выходом входного, формировател 1, а другой через второй элемент 10 ИЛИ с выходом блока 4, выход триггера. 9 соединен со вторым входом блока 4, входы сброса регистров пам ти 5 и 8 соединены с первым выходом входного формировател 1.The 6 matching elements contain matching elements according to the number of taps of the additional delay line 3, the first inputs of which through the element 7 OR are connected to the outputs of the main delay line 2, and the outputs are connected to the additional memory register 8.. One input of the trigger 9 is connected to the second output of the input, the driver 1, and the other through the second element 10 OR to the output of block 4, the output of the trigger. 9 is connected to the second input of block 4, the reset inputs of memory registers 5 and 8 are connected to the first output of input shaper 1.

Работа устройства начинаетс с .поступлени на вход входного формировател 1 измер емого интервала времени . Входной формирователь 1 формирует два импульса, соответствующие началу и концу измер емого интервала Импульс начала измер емогОц.интервала- подаетс на входы сброса регистров 5 и В пам ти и приводит их в исходное нулевое состо ние. Импульс начала поступает также на основную линию задержки 2, имеющую дискретность задержки Г , с отводов которой задержанные импульсы поступают на первые входы элеме.нтов совпадени блока 4,. а также через первый элемент 7 ИЛИ - на первые входы элементов совпадени блока 6.The operation of the device begins with the arrival at the input of the input shaper 1 of the measured time interval. The input shaper 1 generates two pulses corresponding to the beginning and end of the measured interval. The pulse of the beginning of the measurement of the WHILE interval is fed to the reset inputs of the registers 5 and B of the memory and brings them to the initial zero state. The start pulse also enters the main delay line 2, which has a discreteness of delay G, from whose outlets the delayed pulses arrive at the first inputs of the coincidence elements of block 4 ,. and also through the first element 7 OR - to the first inputs of the elements of coincidence of the block 6.

Импульс конца измер емого интервала подаетс на вход триггера 9 и переводит его.в состо ние, пригкотором на выходе триггера 9 возникает скачок напр жени , который прикладываетс ко вторым входам элементов совпадени блока 4 элементов совпадени При совпадении импульсного напр жени триггера 9 с одним из импульсов основной линии задержки 2 на выходе соответствующего элемента совпадени вырабатываетс импульс, производ щий запись в регистр 5 пам ти кода, определ емого пор дковым номером сработавшего элемента совпадени . Указанный импульс посредством второго элемента 10 ИЛИ, также подаетс на вход триггера 9, перевод его в исходное нулев 5е состо ние, при котором на выходе триггера 9 скачок напр жени перестает существовать.The pulse of the end of the measured interval is fed to the input of the trigger 9 and transfers it. In the state, the voltage jump occurs at the output of the trigger 9, which is applied to the second inputs of the coincidence elements of the block 4 of the coincidence elements When the pulse voltage of the trigger 9 coincides with one of the pulses The main delay line 2 at the output of the corresponding coincidence element produces a pulse that writes a code into register 5 of the memory, which is determined by the sequence number of the matching coincidence element. This impulse by means of the second element 10 OR is also applied to the input of the trigger 9, transferring it to the initial zero 5th state, at which the voltage jump at the output of the trigger 9 ceases to exist.

Claims

The pulse of the end of the measured interval is also fed to the input of the additional delay line 3, which has a discreteness, which is selected from the condition (G) s i .i is the required measurement discreteness, from whose taps the pulses go to the first inputs of the elements of coincidence of block 6. Similar-method the choice of delay times between the main and additional delay lines allows, with an accuracy equal to the required measurement resolution, to estimate the time interval between the appearance of the last pulse of the main delay line (until pulse of the end of the measured interval) and pulse of the end of the measured interval. When the pulses from two delay lines coincide, an impulse appears at the input of one of the elements of the block b at its output, which writes to the memory register 8 of the code, making it possible to evaluate the specified measurement ambiguity with an accuracy corresponding to the measurement discreteness. The proposed digital time interval meter is simpler known as it requires the use of twenty coincidence circuits and twenty memory register cells instead of one hundred. DETAILED DESCRIPTION OF THE INVENTION A digital time interval meter comprising an input driver / main and additional delay lines, whose inputs are connected to the first and second outputs of the first a1, respectively, block of matching elements, whose outputs are connected to the information inputs of the main memory register, and the first inputs to the outputs of the main line, the delay, differing from the fact that, in order to increase the reliability of the device, a block of matching elements, a memory register, a trigger and two AND elements are added to it And, the outputs of the main delay line through the first element OR are connected to the first exit of the additional block of coincidence elements, the second inputs of which are connected to the outputs of the additional delay line, the first output of the input driver is connected to the reset inputs of the main and additional registers, the information inputs of the last one connected to the outputs of an additional block of matches, matches the outputs of the main block of elements of a match through the second element OR are connected to the first input trigger A second input coupled to the second output of the input shaper, a trigger output connected to second inputs of the basic unit of matching elements. Sources of information taken into consideration. Prn examination 1.Authorial certificate of the USSR 347733, cl. G 04 F 10 / 04,197о1

2. Authors certificate of the USSR 365029, cl. H 03 K 5/20, 1971.

3. Authors certificate of the USSR 402853, cl. G 04 F 10 / 04,1971.